(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2001年12月20日(20.12.2001)

PCT

(10) 国際公開番号 WO 01/96937 A1

彦 (KUMAGAWA, Katsuhiko) [JP/JP]; 〒572-0022 大 阪府寝屋川市緑町9-14-302 Osaka (JP). 木村雅典

(KIMURA, Masanori) [JP/JP]; 〒574-0037 大阪府大 東市新町19-401 Osaka (JP). 小森一徳 (KOMORI, Kazunori) [JP/JP]; 〒669-1322 兵庫県三田市すずかけ

(51) 国際特許分類7:

G02F 1/133, 1/1368, G09G 3/36

(21) 国際出願番号:

PCT/JP01/04918

(22) 国際出願日:

2001年6月11日(11.06.2001)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2000-181101 2000年6月16日(16.06.2000) (81) 指定国 (国内): CN, KR, SG, US.

田プラザビル401号室 Osaka (JP).

台4-6-4-1007 Hyogo (JP).

(71) 出願人 (米国を除く全ての指定国について): 松下電 器産業株式会社 (MATSUSHITA ELECTRIC INDUS-TRIAL CO., LTD.) [JP/JP]; 〒571-8501 大阪府門真市 大字門真 1006番地 Osaka (JP).

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

(74) 代理人: 池内寛幸,外(IKEUCHI, Hiroyuki et al.); 〒 530-0047 大阪府大阪市北区西天満4丁目3番25号 梅

添付公開書類:

国際調査報告書


(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 田中幸生 (TANAKA, Yukio) [JP/JP]; 〒607-8405 京都府京都 市山科区御陵田山町19-A-104 Kyoto (JP). 熊川克

2 文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: ACTIVE MATRIX DISPLAY DEVICE, ITS DRIVING METHOD, AND DISPLAY ELEMENT

(54) 発明の名称: アクティブマトリクス型表示装置およびその駆動方法並びに表示素子



(57) Abstract: An active matrix display device which is inexpensive, has little crosstalk, no flicker, nor luminance gradient, and is suited for a large screen size. This display device includes, a plurality of pixel electrodes arranged in a matrix, switching elements (TFT) connected with the pixel electrodes, a scanning electrode, a video signal electrode, a common electrode, an opposed electrode, and e.g., a liquid crystal between the pixel electrodes and the opposed electrode. In this structure, the values α gd and α st, α gd = Cgd/Ctot and α st = Cst/Ctot, at the portion close to a feeding end are different from those at the potion remote from the feeding end, where Cgd is the gate-drain capacitance, Cst is the common electrode-pixcel electrode capacitance, and Ctot is the total of all the capacitances connected with the pixel electrodes. is designated by Ctot.



(57) 要約:

安価でクロストークが少なく、かつフリッカや輝度傾斜のない、画面サイズの大型化に適したアクティブマトリクス型表示装置を提供する。本表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子(TFT)と、走査電極と、映像信号電極と、共通電極と、対向電極を有し、画素電極と対向電極の間に例えば液晶が挿入されている。この構造において、ゲート・ドレイン間容量をCgd、共通電極ー画素電極間容量をCst、画素電極に接続される全容量の総和をCtotとした場合、αgd=Cgd/Ctot、αst=Cst/Ctotで表されるαgdおよびαstが、画面内で給電端から近い部分と遠い部分において異なった値に設定される。

20

明細書

アクティブマトリクス型表示装置およびその駆動方法並びに表示素子

技術分野 本発明は、薄膜トランジスタなどのスイッチング素子を用いたアクテ 本発明は、薄膜トランジスタなどのスイッチング素子を用いたアクテ ィブマトリクス型の表示装置、その駆動方法、および表示素子に関する。

背景技術 表示装置として例えば液晶表示装置は、薄型軽量のフラットディスプレイとして、各種電子機器の表示装置に広く用いられている。なかでも、レイとして、各種電子機器の表示装置に広く用いられている。なかでも、 薄膜トランジスタ (TFT) などのスイッチング素子を用いたアクティブマトリクス型の液晶表示装置はその優れた画像特性により、パーソナブマトリクス型の液晶表示装置はその優れた画像特性により、パーソナブマトリクス型の液晶表示装置はその優れた画像特性により、パーソナガロンピュータ用のモニターディスプレイや、液晶テレビなどへの応用ルコンピュータ用のモニターディスプレイや、液晶テレビなどへの応用が盛んである。

まず、アクティブマトリクス型の表示装置の基本的な構成を図3により説明する。表示装置は大きく分けて走査信号駆動回路21、映像信号駆動回路22、および表示素子23から構成されている。表示素子は、駆動回路22、および表示素子23から構成されている。表示素子は、マトリクス状に配置された複数の画素電極5と、これらに対応して配列された複数のスイッチング素子3(一般に、薄膜トランジスタ(TFT)された複数のスイッチング素子3(一般に、薄膜トランジスタ(TFT)などが用いられる)と、画素電極のマトリクス状配列に対応して行方向などが用いられる)と、画素電極のマトリクス状配列に対応して行方向などが用いられる)と、画素電極1と、列方向(垂直方向)に、水平方向)に配置された複数の映像信号電極2を主な構成要素としている。なお、映配置された複数の映像信号電極2を主な構成要素としている。なお、映像信号電極2は、スイッチング素子3を介して画素電極5に電気的に接像信号電極2は、スイッチング素子3を介して画素電極5に電気的に接続されている。また、画素電極5に対向して対向電極20が備え付けら続されていて、画素電極5と対向電極4の間に液晶等の表示媒質が挿入されれていて、画素電極5と対向電極4の間に液晶等の表示媒質が挿入され

10

15

20

25

ている。さらに、共通電極4と呼ばれる電極が走査電極1に平行に備えられていて、画素電極5との間に蓄積容量7が備え付けられている。映像信号駆動回路22は、表示素子23の複数の映像信号電極2に映像信号を印加する駆動回路である。また、走査信号駆動回路21は、表示素子23の複数の走査電極1にスイッチング素子3の導通を制御する走査信号を印加する駆動回路である。

このアクティブマトリクス型液晶表示装置の1つの駆動方法として、 特開平5-143021号公報に開示された駆動法がある。これは、走 査電極(ゲート電極、あるいはゲート線ともいう)と平行に共通電極と 呼ばれる配線を設け、この共通電極と画素電極の間に蓄積容量を形成し、 共通電極の電位を走査電極の電位に同期させて変動させ、蓄積容量を通 した容量結合により画素電極電位に重畳電圧を加えるものである。この 電圧重畳の効果により、映像信号電圧(ソース電圧)の低電圧化、駆動 電力の低減、応答速度の向上、駆動信頼性の向上などの効果を得ている。

図14は、共通電極と画素電極の間に蓄積容量Cst(Cstは、より一般的な言い方をすれば、共通電極一画素電極間容量となる)を形成した液晶表示装置の1画素の等価回路図であり、図15は、この液晶表示装置1を駆動した場合の各部の電位を説明するための図である。図14において、TFTは薄膜トランジスタ、Cgdはゲート・ドレイン間容量(走査電極ー画素電極間容量)、C1cは画素電極と液晶を挟んで対向する対向電極との間に形成される画素電極一対向電極間容量(主に液晶によって形成される容量であるが、それ以外の媒質が電気的に直列あるいは並列に付加されることにより生じる容量成分もある。あるいは、意図的にこのような容量を付加することもある。)であり、Vg(n)は走査電極の電位、Vsは映像信号電位、Vdは画素電極の電位、Vdは対向電極の電位、Vc(n)は共通電極の電位を示している。なお、画

素配列はマトリクス状に配列されていて、そのうちのn番目の行に注目 しているという意味でVgとVcには特に添字nを付記している。

なお、走査電極、画素電極等はマトリクス状に複数配列されているが、 厳密を期すため、ある走査電極を基準として、その走査電極により(T 5 FTの)ON/OFFが制御される画素(一般に、複数ある)のことを、 この「走査電極に属する画素」と呼ぶことがある。逆に、ある画素(あ この「走査電極に属する画素」と呼ぶことがある。逆に、ある画素(あ るいは画素電極)を基準として、この画素のTFTのON/OFFを制 るいは画素電極のことを、「当段の走査電極」と呼ぶこともある。図14 でいうところの画素電極(Vd)は、「走査電極(Vg(n))に属する でいうところの画素電極(Vg(n))は、「画素(Vd)に対して 当段の走査電極」である。以下、特に断りのない限り、単に「画素(電 極)」、あるいは「走査電極」ということにする。

共通電極も複数配列されているので、特に厳密に指定する場合には、「画素電極に接続される蓄積容量の他方の接続先の共通電極」などということにする。図14の共通電極(Vc(n))は、「画素電極(Vd)に接続される蓄積容量の他方の接続先の共通電極」であるが、これも以降単に「共通電極」ということにする。

20

には、この電圧差に比例した結合電圧が下向きに重畳される(図15中の矢印)。

偶数フレームにおいては、映像信号電圧はV d を基準として正の値をとり、V s i g (+) である。画素をV s i g (+) に充電するときには、今度は共通電極の電位をV c (+) としておく(共通電極の第1の電位レベル)。充電が終わって走査電極電位が立ち下がった後に、共通電極の電位をV c (+) からV c o f f へと上向きに変化させる。画素電位V d には、この電圧差に比例した結合電圧が上向きに重畳される。

この結果、映像信号電極には小さな振幅(Vsig(+)とVsig(-))の電圧を与えながら、画素電極にはこれより大きな振幅(Vdo(+)とVdo(-))の電圧を印加することができる。例えば、出力電圧幅5ボルトの映像信号用ICを用いて、液晶に印加する電圧幅を10ボルトや15ボルトに拡大でき、低耐圧ICを用いながら、その耐圧以上の電圧で液晶を駆動することが可能になる。

なお、共通電極電位がVc(+)あるいはVc(-)になる期間を共通電極補償期間と呼び、このときの電圧 $Vc(\pm)$ を共通電極補償電圧(補償電位)と呼ぶことにする。なお、Vc(+)とVc(-)は異なる値であることが望ましいが、VcoffがVc(+)またはVc(-)のいずれかと同電圧であってもかまわない。また、走査電極電位がVgonである期間中常に共通電極電位は $Vc(\pm)$ のいずれかになっていなければならないわけではなく、少なくとも走査電極がVgonからVgoffに立ち下がる瞬間(すなわち、TFTがONからOFFになる瞬間)においてこの値になっていればよい。

なお、走査信号駆動回路は2つの出力レベルをもち、共通電極電位制 25 御回路は3つの出力レベルを持つことになる。すなわち、走査信号駆動 回路は、第1の電位レベルVgonおよび第2の電位レベルVgoff

10

15

を持ち、共通電極電位制御回路は、第1の電位レベルVc(+)、第2の電位レベルVc(ー)、および第3の電位レベルVcoffを持つ。なお、一般に共通電極電位駆動回路の電源は上述の3つの電位レベルに対応して3つ必要である。しかし、第1の電位レベルVc(+)または第2の電位レベルVc(ー)のいずれか一方を第3の電位レベルVcoffに等しくすれば、電源は2つで済む。なお、このように補償電位のいずれかがVcoffに等しい場合も電位レベルとしては別のものとみなし、電位レベルは3つあるものとみなす。

ところで、以上の電圧の重畳は、別の観点から見れば画素電極上での電荷保存則に他ならない。すなわち、画素の充電が完了して走査電極電位が立ち下がる直前(走査電極電位はVgon)から、共通電極補償期間が終わるまでの間画素電極の電荷が保存されるので、奇数フレーム、および偶数フレームそれぞれについて、以下の(式11)が得られる。

Cgd (Vsig (-) - Vgon) + Cst (Vsig (-) - Vc (-)) + Clc (Vsig (-) - Vd)

- = Cgd (Vdo (-) Vgoff) + Cst (Vdo (-) Vcoff) + Clc (Vdo (-) Vd)
- Cgd (Vsig (+) Vgon) + Cst (Vsig (+) Vc (+)) + Clc (Vsig (+) Vd)
- = C g d (V d o (+) V g o f f) + C s t (V d o (+) V d o (+)

…(式11)

これらを変形すると、以下の(式12)が得られる。

 $Vdo(-) = Vsig(-) - \alpha st \Delta Vc(-) - \alpha gd \Delta Vg$ 25 on

 $Vdo(+) = Vsig(+) - \alpha st\Delta Vc(+) - \alpha gd\Delta Vg$

o n

15

20

… (式12)

但し、 Δ V g o n、 Δ V c(+)、 Δ V c(-)、および α g d、 α s t は、以下の(式 1 3)および(式 1 4)で表される。

5 $\Delta V g o n = V g o n - V g o f f$ $\Delta V c (+) = V c (+) - V c o f f$ $\Delta V c (-) = V c (-) - V c o f f$

… (式13)

 $\alpha g d = C g d / C t o t$ $10 \qquad \alpha s t = C s t / C t o t$ C t o t = C g d + C l c + C s t

… (式14)

(式12)中の両式において、右辺第2項が共通電極からの(容量)結合電圧による重畳分に相当し、 $\Delta V c$ (+)あるいは $\Delta V c$ (-)によってきまる。これらの $\Delta V c$ (+)あるいは $\Delta V c$ (-)は、蓄積容量が接続される先の共通電極の、画素が充電される瞬間における電位(この場合V c (+)またはV c (-))の、保持状態における電位(この場合V c off)を基準としてみたときの値である。(式12)の右辺第3項は走査電極からの(容量)結合電圧であり、突き抜け(フィードスルー)と呼ばれるものである。なお、(式14)のC t o t は、画素電極に電気的に接続される全容量の総和と見なすことができる。

ところで、図15に関しても述べたように、画素電極には1フレーム 毎に極性の反転した信号電圧が充電される。このときに、画面全体を同 極性として1フレーム毎に反転させてもよいが(フィールド反転方式)、 25 その他にも1行毎に逆極性にして反転させる方式(ライン反転方式)、1 列毎に逆極性にして反転させる方式(カラム反転方式)、およびライン反 転とカラム反転を組み合わせて市松模様パターンで反転させる方式(ドット反転方式)などがある。これら各方式での画素の充電パターンを描くと、それぞれ図16A、図16B、図16C、および図16Dのようになる。そして、それぞれについて隣接する映像信号電極VSPおよびVSQに印加される電圧波形を描くと各図の右側の波形のようになる。

フィールド反転とカラム反転の場合は1フレーム内で映像信号電極に 印加される映像信号の極性は一定であるが、ライン反転とドット反転の 場合は各走査電極が選択される毎に映像信号の極性が反転される。また、 フィールド反転とライン反転の場合は隣接する映像信号電極間での極性 は同じであるが、カラム反転とドット反転の場合は逆の極性になる。カ ラム反転やドット反転の場合、映像信号駆動回路は複数の映像信号電極 に極性の異なる2種類の(すなわち正極性と負極性の)映像信号を同時 に印加する機能を備えたものとなる。

これらの各方式のうち、フィールド反転とライン反転においては水平 15 クロストークが発生しやすいことがS. トミタ他 ジャーナル・オヴ・ズィ・エス・アイ・ディー 1 / 2 (1993年)の第211頁から第218頁 (S. Tomita et. al.: Journal of the SID, 1/2 (1993) p.p.211-218) に詳しく説明されている。これを以下に要約する。

フィールド反転とライン反転においては、ある走査電極を選択して画 素の充電を行うときにすべての画素が同極性で充電される。すなわち、 当該行の画素電極電位は、偶数フィールドの場合には負電圧から正電圧 へ、奇数フィールドの場合は正電圧から負電圧へと一斉に変化する。す ると、画素電極ー対向電極間の容量(液晶容量も含まれる)を介して対 向電極の電位が変動してしまい(対向電極は有限のシート抵抗を有して いるのでたとえ画面端部で電位を固定しても画面内部では電位が僅かに 変動する)、画素に充電される電位もその影響を受けて変動し、クロスト 一クが発生してしまう。これは、共通電極電位の変動のため(式 1 1)の両辺に現れる V d が左辺と右辺で異なった値となり、画素電極の保持電位 V d o (±)が(式 1 2)で表されるような値にならないために生じるクロストークであるともいえる。

5 これに対して、カラム反転とドット反転の場合は、ある行の走査電極が選択されて画素が充電されるときに、隣接する画素間での充電の極性が逆であるので、画素電極-共通電極間容量を介した共通電極の電位変動は互いに相殺しあって、上述のようなクロストークは発生しない。

以上の理由から、カラム反転またはドット反転を採用するのが望まし 10 い。

しかしながら、図3の回路構成で図15で説明したような駆動方法により共通電極の電位を変動させる液晶表示装置においては、画面サイズが大きくなるに従って、フリッカや輝度傾斜(輝度ムラ)が顕著に発生することが明らかになってきた。

15 また、画面サイズが大きくなると、映像信号の書き込みを行うときの対向電極の電位変動が大きくなり水平クロストークが顕著になってくるため、水平クロストークに対して有利な駆動方式であるカラム反転あるいはドット反転を採用することが必須となる。しかし、図3の回路構成で図15の駆動方法を採用する場合、走査電極を選択する瞬間での共通電極電位を制御することによって、この行に属する画素すべてにわたって映像信号と同極性の一定の重畳電圧を加えて画素電極保持電位の振幅増大効果を得ることになるので、カラム反転やドット反転のように走査電極を選択している間に正負両極性の映像信号が印加される駆動方式の場合にはこのような画素電極保持電位の振幅増大効果が得られない(すなわち、映像信号駆動回路ICの低電圧化ができない)という問題が発生する。すなわち、従来技術における問題点は、映像信号駆動回路IC

15

25

の低電圧化と水平クロストークの削減を両立し得るような映像表示装置 が実現できないということである。

発明の開示

5 本発明は、以上で述べたような問題点に鑑みてなされたものであり、 その目的は、第1にフリッカや輝度傾斜を削減し、第2に映像信号駆動 回路ICの低電圧化と水平クロストークの削減を両立しうる表示装置、 その駆動方法、および表示素子を提供することにある。

前記の目的を達成するため、本発明に係る第1の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極と前記共通電極との間に形成された蓄積容量を有する表示装置であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をCstで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 α gd=Cgd/Ctot, α st=Cst/Ctot … (式1) で表される α gdおよび α stをともに、画面内で給電端から近い部分 20 と遠い部分において異なった値にしたことを特徴とする。

第1の表示装置は、表示周期に応じて、映像信号電極に極性の異なる 2種類の映像信号を印加する映像信号駆動回路を備えることが好ましい。

また、第1の表示装置は、複数の共通電極に電圧信号を印加する共通電極電位制御回路と、複数の走査電極に電圧信号を印加する走査信号駆動回路とを備え、前記共通電極電位制御回路は少なくとも2値の出力電位レベルを有し、前記走査信号駆動回路は少なくとも2値の出力電位レ

20

25

ベルを有することが好ましい。

第1の表示装置において、ある走査電極が選択されるときには、前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

10 前記共通電極の第1の電位レベルV c (+)の、以後の保持期間における電位に対する差をΔV c (+)で表し、前記共通電極の第2の電位レベルV c (-)の、以後の保持期間における電位に対する差をΔV c (-)で表した場合、

 $\gamma = \alpha$ s t V c p / 2 … (式 2) (ここで、V c p = Δ V c (+) 15 $-\Delta$ V c (-) … (式 3))

で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さくすることが好ましい。

この場合、前記 γ の、画面内で給電端から近い部分での値を γ (O)、前記画面内で給電端から遠い部分での値を γ (E)、距離的にそれらの中間にあたる部分での値を γ (M) とした場合、前記 γ (M) は [γ (O) + γ (E)] γ (2 よりも小さいことが好ましい。

また、Vcpは負の値をとることが好ましい。

第1の表示装置において、ある走査電極が選択されるときには、前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

15

25

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\beta = \alpha g d + \alpha s t (\Delta V c c / \Delta V g o n)$... (式4)

10 (ここで、 Δ Vgon=Vgon-Vgoff、 Δ Vcc=[Δ Vc(+)+ Δ Vc(-)]/2 … (式5))

で表されるβを、画面内で給電端から近い部分に比べて、給電端から遠 い部分のほうで大きくすることが好ましい。

この場合、前記 β の、画面内で給電端から近い部分での値を β (O)、前記画面内で給電端から遠い部分での値を β (E)、距離的にそれらの中間にあたる部分での値を β (M)とするとき、 β (M)は $[\beta$ (O)+ β (E)] /2よりも大きいことが好ましい。

また、前記 △ V c c は負であることが好ましい。

第1の表示装置において、ある走査電極が選択されるときには、前記 20 走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選 択されない保持期間中は、前記走査電極の電位は概略第2の電位レベル Vgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+) の、以後の保持期間における電位に対する差を ΔVc (+) で表し、前記共通電極の第2の電位レベルVc (-) の、以後の保持期間における電位に対する差を ΔVc (-) で表した場合、

5 $\gamma = \alpha$ s t V c p / 2 … (式2) (ここで、V c p = Δ V c (+) $-\Delta$ V c (-) … (式3))

で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さく、かつ

 $\beta = \alpha g d + \alpha s t (\Delta V c c / \Delta V g o n)$... (式4)

10 (ここで、 Δ Vgon=Vgon-Vgoff、 Δ Vcc= [Δ Vc (+) + Δ Vc (-)] /2 … (式5))

で表されるβを、画面内で給電端から近い部分に比べて、給電端から遠 い部分のほうで大きくすることが好ましい。

前記の目的を達成するため、本発明に係る第2の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極といずれかの前記共通電極との間に形成された蓄積容量を有し、ある1つの前記走査電極に属する複数の画素の前記画素電極に接続される前記20 蓄積容量の他方の接続先の前記共通電極は複数ある表示装置であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をCstで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 α gd=Cgd/Ctot, α st=Cst/Ctot … (式1) で表される α gdおよび α stをともに、画面内で給電端から近い部分

10

15

20

25

と遠い部分において異なった値にしたことを特徴とする。

第2の表示装置は、複数の映像信号電極に極性の異なる2種類の映像信号を同時に印加し、かつ、各々の前記映像信号電極についてみたときに、表示周期に応じて極性の異なる2種類の映像信号を印加する映像信号駆動回路を備えることが好ましい。

また、第2の表示装置は、ある1つの走査電極に属する複数の画素のうち、第1の極性の映像信号を印加する映像信号電極に属する画素の画素電極に接続される蓄積容量の他方の接続先の第1の共通電極と、前記第1の共通電極とは異なり、第2の極性の前記映像信号を印加する前記映像信号電極に属する前記画素の前記画素電極に接続される前記蓄積容量の他方の接続先の第2の共通電極とを備えることが好ましい。

また、第2の表示装置は、複数の共通電極に電圧信号を印加する共通 電極電位制御回路と、複数の走査電極に電圧信号を印加する走査信号駆 動回路とを備え、前記共通電極電位制御回路は少なくとも2値の出力電 位レベルを有し、前記走査信号駆動回路は少なくとも2値の出力電位レ ベルを有することが好ましい。

また、第2の表示装置において、ある走査電極が選択されるときには、 前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極 が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レ ベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極のうち、

前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

20

前記第2の共通電極の電位は、前記走査電極が選択されるときには、前記第2の共通電極に対応する前記映像信号電極に印加される前記映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

5 前記共通電極の第1の電位レベルVc (+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\gamma = \alpha$ s t V c p / 2 … (式 2) (ここで、V c p = Δ V c (+) 10 $-\Delta$ V c (-) … (式 3))

で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さくすることが好ましい。

この場合、前記 γ の、画面内で給電端から近い部分での値を γ (O)、前記画面内で給電端から遠い部分での値を γ (E)、距離的にそれらの中間にあたる部分での値を γ (M)とするとき、 γ (M)は $[\gamma$ (O)+ γ (E)] γ (2 よりも小さいことが好ましい。

また、前記Vcpは負であることが好ましい。

第2の表示装置において、ある走査電極が選択されるときには、前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極のうち、

前記第1の共通電極の電位は、前記走査電極が選択されるときには、 25 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc (+)となり、前記映像信号の

極性が負の場合には第2の電位レベルVc (一)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映 像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルV c (+) の、以後の保持期間における電位に対する差を Δ V c (+) で表し、前記共通電極の第2 の電位レベルV c (-) の、以後の保持期間における電位に対する差を Δ V c (-) で表した場合、

10 β=αgd+αst (ΔVcc/ΔVgon) … (式4) (ここで、ΔVgon=Vgon-Vgoff、ΔVcc=[ΔVc (+) +ΔVc (-)] /2 … (式5))

で表されるβを、画面内で給電端から近い部分に比べて、給電端から遠 い部分のほうで大きくすることが好ましい。

15 この場合、前記 β の、画面内で給電端から近い部分での値を β (〇)、前記画面内で給電端から遠い部分での値を β (E)、距離的にそれらの中間にあたる部分での値を β (M)とするとき、 β (M)は $[\beta$ (〇)+ β (E)] /2よりも大きいことが好ましい。

また、前記 Δ Vccは負であることが好ましい。

20 第2の表示装置において、ある走査電極が選択されるときには、前記 走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選 択されない保持期間中は、前記走査電極の電位は概略第2の電位レベル Vgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 25 他方の接続先の共通電極のうち、

前記第1の共通電極の電位は、前記走査電極が選択されるときには、

10

25

前記第1の共通電極に対応する映像信号電極に印加される映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映 像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc(+)の、以後の保持期間における電位に対する差を Δ Vc(+)で表し、前記共通電極の第2の電位レベルVc(-)の、以後の保持期間における電位に対する差を Δ Vc(-)で表した場合、

 $\gamma = \alpha$ s t V c p / 2 … (式 2) (ここで、V c p = Δ V c (+) $-\Delta$ V c (-) … (式 3))

で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠 15 い部分のほうで小さく、かつ、

 $\beta = \alpha \, \text{gd} + \alpha \, \text{st} \, (\Delta \, \text{Vcc} / \Delta \, \text{Vgon}) \, \cdots \, (式4)$ (ここで、 $\Delta \, \text{Vgon} = \text{Vgon} - \text{Vgoff} \, \Delta \, \text{Vcc} = [\Delta \, \text{Vc} + \Delta \, \text{Vc} \, (-)] / 2 \, \cdots \, (式5))$

で表される β を、画面内で給電端から近い部分に比べて、給電端から遠 20 い部分のほうで大きくすることが好ましい。

前記の目的を達成するため、本発明に係る第3の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有する表示装置であって、

2.5

前記画素電極と前記走査電極との間の走査電極-画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極-画素電極間容量をClcで表し、

前記画素電極に電気的に接続される全容量の総和をCtotで表した場 6、

 α gd=Cgd/Ctot、 α lc=Clc/Ctot … (式6) で表される α gdおよび α lcをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする。

第3の表示装置は、表示周期に応じて、映像信号電極に極性の異なる 10 2種類の映像信号を印加する映像信号駆動回路を備えることが好ましい。 また、第3の表示装置は、複数の共通電極に電圧信号を印加する共通

電極電位制御回路と、複数の走査電極に電圧信号を印加する走査信号駆動回路とを備え、前記共通電極電位制御回路は少なくとも2値の出力電位レベルを有し、前記走査信号駆動回路は少なくとも2値の出力電位レベルを有することが好ましい。

第3の表示装置において、ある走査電極が選択されるときには、前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

20 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極の電位は、前記走査電極が選択されるときには、映像信号 の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信 号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc

(-) で表した場合、

 $\gamma = \alpha \ 1 \ c \ V \ c \ p / 2 \cdots (\vec{3} \ 7)$

(ここで、 $Vcp = \Delta Vc (+) - \Delta Vc (-)$ … (式8))

で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さくすることが好ましい。

この場合、前記 γ の、画面内で給電端から近い部分での値を γ (O)、前記画面内で給電端から遠い部分での値を γ (E)、距離的にそれらの中間にあたる部分での値を γ (M)とするとき、 γ (M)は $[\gamma$ (O)+ γ (E)] γ (2よりも小さいことが好ましい。

10 また、前記V c p は負であることが好ましい。

第3の表示装置において、ある走査電極が選択されるときには、前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

15 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極の電位は、前記走査電極が選択されるときには、映像信号 の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信 号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間にお 20 ける電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位 レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\beta = \alpha g d + \alpha l c (\Delta V c c / \Delta V g o n)$... (式 9)

(CCC, $\Delta Vgon = Vgon - Vgoff$, $\Delta Vcc = [\Delta Vc$

25 $(+) + \Delta V c (-)$] / 2 ··· (式 1 0))

で表される β を、画面内で給電端から近い部分に比べて、給電端から遠

10

い部分のほうで大きくすることが好ましい。

この場合、前記 β の、画面内で給電端から近い部分での値を β (O)、前記画面内で給電端から遠い部分での値を β (E)、距離的にそれらの中間にあたる部分での値を β (M)とするとき、 β (M)は $[\beta$ (O)+ β (E)] /2よりも大きいことが好ましい。

また、前記 Δ V c c は負であることが好ましい。

第3の表示装置において、ある走査電極が選択されるときには、前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向する共通電極の電位は、前記走査電極が選択されるときには、映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルV c (+)の、以後の保持期間における電位に対する差をΔV c (+)で表し、前記共通電極の第2の電位レベルV c (-)の、以後の保持期間における電位に対する差をΔV c (-)で表した場合、

 $\gamma = \alpha 1 \text{ c V c p }/2 \text{ ... } (式7)$

20 (ここで、V c p = Δ V c (+) - Δ V c (-) … (式 8)) で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さく、かつ、

 $\beta = \alpha g d + \alpha l c (\Delta V c c / \Delta V g o n)$... (式 9)

(ここで、 Δ Vgon=Vgon-Vgoff、 Δ Vcc=[Δ Vc

25 (+) + Δ V c (-)] / 2 … (式 1 0))

で表される eta を、画面内で給電端から近い部分に比べて、給電端から遠

15

20

25

い部分のほうで大きくすることが好ましい。

前記の目的を達成するため、本発明に係る第4の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有し、ある1つの前記走査電極に属する複数の画素の前記画素電極と前記表示媒質を介して対向する前記共通電極は複数ある表示装置であって、

10 前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をClcで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 α gd=Cgd/Ctot、 α lc=Clc/Ctot … (式6) で表される α gdおよび α lcをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする。

第4の表示装置は、複数の映像信号電極に極性の異なる2種類の映像信号を同時に印加し、かつ、各々の前記映像信号電極についてみたときに、表示周期に応じて極性の異なる2種類の映像信号を印加する映像信号駆動回路を備えることが好ましい。

また、第4の表示装置は、ある1つの走査電極に属する複数の画素のうち、第1の極性の映像信号を印加する映像信号電極に属する画素の画素電極と表示媒質を介して対向する第1の共通電極と、前記第1の共通電極とは異なり、第2の極性の前記映像信号を印加する前記映像信号電極に属する前記画素の前記画素電極と前記表示媒質を介して対向する第2の共通電極とを備えることが好ましい。

また、第4の表示装置は、複数の共通電極に電圧信号を印加する共通電極電位制御回路と、複数の走査電極に電圧信号を印加する走査信号駆動回路とを備え、前記共通電極電位制御回路は少なくとも2値の出力電位レベルを有し、前記走査信号駆動回路は少なくとも2値の出力電位レベルを有することが好ましい。

第4の表示装置において、ある走査電極が選択されるときには、前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選走査電極の電位は既略第2の電位レベル収されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

10 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極のうち、

前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映 像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルV c (+) の、以後の保持期間における電位に対する差をΔV c (+) で表し、前記共通電極の第2の電位レベルV c (-) の、以後の保持期間における電位に対する差をΔV c (-) で表した場合、

 $\gamma = \alpha \ 1 \ c \ V \ c \ p / 2 \ \cdots \ (式7)$

25 (ここで、V c p = Δ V c (+) $-\Delta$ V c (-) … (式 8) で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠

10

15

20

い部分のほうで小さくすることが好ましい。

この場合、前記 γ の、画面内で給電端から近い部分での値を γ (O)、前記画面内で給電端から遠い部分での値を γ (E)、距離的にそれらの中間にあたる部分での値を γ (M)とするとき、 γ (M)は $[\gamma$ (O)+ γ (E)] γ (2よりも小さいことが好ましい。

また、前記Vcpは負であることが好ましい。

第4の表示装置において、ある走査電極が選択されるときには、前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向する共通電極のうち、

前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映 像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc(+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc(-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

25 $\beta = \alpha g d + \alpha l c (\Delta V c c / \Delta V g o n)$ … (式9) (ここで、 $\Delta V g o n = V g o n - V g o f f$ 、 $\Delta V c c = [\Delta V c$

(+) + Δ V c (-)] / 2 ··· (式 1 0))

で表されるβを、画面内で給電端から近い部分に比べて、給電端から遠 い部分のほうで大きくすることが好ましい。

また、前記∆∨ccは負であることが好ましい。

第4の表示装置において、ある走査電極が選択されるときには、前記 10 走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選 択されない保持期間中は、前記走査電極の電位は概略第2の電位レベル Vgoffとなり、

前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向する共通電極のうち、

15 前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、

20 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc(+)の、以後の保持期間における電位に対する差を Δ Vc(+)で表し、前記共通電極の第2の電位レベルVc(-)の、以後の保持期間における電位に対する差を Δ Vc(-)で表した場合、

 $\gamma = \alpha \cdot 1 \cdot c \cdot V \cdot c \cdot p / 2 \cdot \cdots \cdot (\vec{3})$

(ここで、 $Vcp = \Delta Vc$ (+) $-\Delta Vc$ (-) … (式8))

で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さく、かつ、

 $\beta = \alpha g d + \alpha 1 c (\Delta V c c / \Delta V g o n) \cdots (39)$

(ここで、 Δ Vgon=Vgon-Vgoff、 Δ Vcc=[Δ Vc(+) + Δ Vc(-)] /2 … (式10))

で表されるβを、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで大きくすることが好ましい。

10 第1および第2の表示装置において、前記表示媒質は液晶であること を特徴とする。

この場合、前記画素電極と前記対向電極とが液晶層を挟んで平行平板 容量を形成する構造であることを特徴とする。

第3および第4の表示装置において、前記表示媒質は液晶であること 15 を特徴とする。

この場合、前記共通電極は前記画素電極と同一基板に形成され、前記基板に平行な電界により前記液晶を動作させることを特徴とする。

第1から第4の表示装置において、前記Ctotを構成する容量の少なくとも1つが、2つの導電層あるいは半導体層が絶縁層を挟み込むことによって形成される容量を含み、前記2つの導電層あるいは半導体層のオーバーラップする面積を、画面内で給電端から近い部分と遠い部分において異ならせることにより、αstまたはα1c、およびαgdを画面内で給電端から近い部分と遠い部分において異った値にすることが好ましい。

25 前記の目的を達成するため、本発明に係る表示装置の第1の駆動方法 は、第1または第2の表示装置を駆動する方法であって、

20

前記画素電極に、前記スイッチング素子を介して電位を書き込んだ後に、前記Cstを介した電圧であり、しかも画面内で給電端から近い部分と遠い部分において異なった値を有する電圧を重畳することを特徴とする。

5 第1の駆動方法において、ある走査電極が選択されるときに、前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極に、映像信号の極性が正の場合には第1の電位レベルV c (+)を印加し、前記映像信号の極性が負の場合には第2の電位レベルV c (-)を印加することが好ましい。

10 前記の目的を達成するため、本発明に係る表示装置の第2の駆動方法 は、第3または第4の表示装置を駆動する方法であって、

前記画素電極に、前記スイッチング素子を介して電位を書き込んだ後に、前記Clcを介した電圧であり、しかも画面内で給電端から近い部分と遠い部分において異なった値を有する電圧を重畳することを特徴とする。

第2の駆動方法において、ある走査電極が選択されるときに、前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向する共通電極に、映像信号の極性が正の場合には第1の電位レベルVc(+)を印加し、前記映像信号の極性が負の場合には第2の電位レベルVc(-)を印加することが好ましい。

前記の目的を達成するため、本発明に係る第5の表示装置は、画素電極の電位によって表示媒質への印加電圧を制御し、かつ前記表示媒質に 正負両極性の電圧を印加することにより表示を行う表示装置であって、

前記画素電極以外の電極から前記画素電極に容量結合電圧が重畳され、 25 前記表示媒質に正極性の電圧が印加される場合と負極性の電圧が印加される場合とで、前記容量結合電圧の表示領域内での分布を異ならせたこ

15

25

とを特徴とする。

第5の表示装置において、前記画素電極以外の電極は、共通電極であることを特徴とする。

前記の目的を達成するため、本発明に係る第6の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極と前記共通電極との間に形成された蓄積容量を有する表示装置であって、

前記走査電極からの容量結合電圧と、前記共通電極からの容量結合電 10 圧とを画面内で分布を持たせることによりフリッカおよび輝度傾斜を同 時に補正することを特徴とする。

前記の目的を達成するため、本発明に係る第7の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有する表示装置であって、

前記走査電極からの容量結合電圧と、前記共通電極からの容量結合電 圧とを画面内で分布を持たせることによりフリッカおよび輝度傾斜を同 20 時に補正することを特徴とする。

前記の目的を達成するため、本発明に係る第8の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極といずれかの前記共通電極との間に形成された蓄積容量を有する表示装置であって、

15

20

25

ある1つの前記走査電極に属する複数の画素の前記画素電極に接続される前記蓄積容量の他方の接続先の前記共通電極は複数あることを特徴とする。

前記の目的を達成するため、本発明に係る第9の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質を有する表示装置であって、

ある1つの前記走査電極に属する複数の画素の前記画素電極と前記表 示媒質を介して対向する前記共通電極は複数あることを特徴とする。

10 前記の目的を達成するため、本発明に係る第1の表示素子は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極と前記共通電極との間に形成された蓄積容量を有する表示素子であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をCstで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 α gd=Cgd/Ctot, α st=Cst/Ctot … (式1) で表される α gdおよび α stをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする。

前記の目的を達成するため、本発明に係る第2の表示素子は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極といずれかの前記共通電極との間に形成された蓄積容量を有し、ある1

25

つの前記走査電極に属する複数の画素の前記画素電極に接続される前記 蓄積容量の他方の接続先の前記共通電極は複数ある表示素子であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をCstで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 α gd=Cgd/Ctot, α st=Cst/Ctot … (式1) で表される α gdおよび α stをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする。

前記の目的を達成するため、本発明に係る第3の表示素子は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有する表示素子であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をClcで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

20 α gd=Cgd/Ctot、 α lc=Clc/Ctot … (式6) で表される α gdおよび α lcをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする。

前記の目的を達成するため、本発明に係る第4の表示素子は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記

15



画素電極と対向する前記共通電極および当段の前記走査電極以外の電極 と前記画素電極との間に形成された蓄積容量を有し、ある1つの前記走 査電極に属する複数の画素の前記画素電極と前記表示媒質を介して対向 する前記共通電極は複数ある表示素子であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をClcで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 α gd=Cgd/Ctot、 α lc=Clc/Ctot … (式6) 10 で表される α gdおよび α lcをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする。

前記の目的を達成するため、本発明に係る第10の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極と前記共通電極との間に形成された蓄積容量を有し、前記走査電極は表示領域の片側のみから給電され、前記共通電極は少なくとも前記表示領域で前記走査電極が給電されるのと反対側の辺で電位が固定された表示装置であって、

20 前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をCstで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、


 $\alpha gd = Cgd/Ctot \cdots (\vec{x}101)$

25 で表されるαgdの、表示領域内で前記走査電極の給電端から最も遠い 部分での値をαgd(F)とした場合、表示領域内で前記走査電極の給

10

15

20



前記の目的を達成するため、本発明に係る第11の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有し、前記走査電極は表示領域の片側のみから給電され、前記共通電極は少なくとも前記表示領域で前記走査電極が給電されるのと反対側の辺で電位が固定された表示装置であって、

前記画素電極と前記走査電極との間の走査電極-画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極-画素電極間容量をClcで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 $\alpha g d = C g d / C t o t \cdots (\vec{x} 1 0 1)$

で表される α gdの、表示領域内で前記走査電極の給電端から最も遠い部分での値を α gd(F)とするとき、表示領域内で前記走査電極の給電端から最も遠い部分と最も近い部分の間で、 α gdの値が α gd(F)よりも大きくなるような位置が存在することを特徴とする。

第1から第4の表示装置において、前記画素電極に正極性の映像信号が充電された後の保持期間と、前記画素電極に負極性の前記映像信号が充電された後の保持期間において、共通電極電位が異なることが好ましい。

25 また、第1から第4の表示装置において、前記走査信号駆動回路は、 複数の行に同時に書き込みを行うことが好ましい。

この場合、前記表示媒質はOCBモードの液晶であることを特徴とする。

また、第1から第4の表示装置において、前記走査信号駆動回路と前記共通電極電位制御回路はいずれも前記スイッチング素子と同じ基板内に作り込まれることが好ましい。

また、第1から第4の表示装置において、前記表示媒質は、電流によって光学的状態を制御する媒質と補助スイッチング素子からなることが 好ましい。

この場合、電流によって光学的状態を制御する前記媒質は、有機エレ 10 クトロルミネセンス媒質であることを特徴とする。

上記の構成によれば、アクティブマトリクス型の液晶表示装置において、フリッカあるいは輝度傾斜を大幅に低減することができる。また、ドット反転/カラム反転型の画素構成を採用することも可能となり、水平クロストークを抑制することができる。

15 このように、大型高解像度の液晶表示装置の駆動電圧・消費電力を低減し、均一性を大幅に高めることができるので、産業上の価値は極めて 大である。

図面の簡単な説明

20 図1は、本発明の第1の実施形態に係る表示装置の画素レイアウトを示す平面図である。

図2は、図1のA-A、線に沿った断面図である。

図3は、本発明の第1の実施形態に係る表示装置の回路構成図である。

図4は、本発明の第2の実施形態に係る表示装置の画素レイアウトを

25 示す平面図である。

図5は、本発明の第2の実施形態に係る表示装置の回路構成図である。

図6Aは、本発明の第2の実施形態に係る表示装置のドット反転駆動による駆動方法を説明するための奇数フレームの波形図である。

図6Bは、本発明の第2の実施形態に係る表示装置のドット反転駆動による駆動方法を説明するための偶数フレームの波形図である。

5 図7Aは、本発明の第2の実施形態に係る表示装置のカラム反転駆動 による駆動方法を説明するための奇数フレームの波形図である。

図7Bは、本発明の第2の実施形態に係る表示装置のカラム反転駆動による駆動方法を説明するための偶数フレームの波形図である。

図8は、本発明の第4の実施形態に係る表示装置の1画素分回路図で 10 ある。

図9は、本発明の第4の実施形態に係る表示装置の画素レイアウトを示す平面図である。

図10は、図9のA-A'に沿った断面図である。

図11は、本発明の第4の実施形態に係る表示装置の回路構成図であ 15 る。

図12は、本発明の第5の実施形態に係る表示装置の画素レイアウト を示す平面図である。

図13は、本発明の第5の実施形態に係る表示装置の回路構成図である。

20 図14は、従来および本発明の第1の実施形態に係る表示装置の1画 素分回路図である。

図15は、従来および本発明の第1の実施形態に係る表示装置の駆動 方法を説明するための波形図である。

図16Aは、フィールド反転方式における画素の極性パターンと走査 25 信号波形を示す図である。

図16日は、ライン反転方式における画素の極性パターンと走査信号

波形を示す図である。

図16Cは、カラム反転方式における画素の極性パターンと走査信号 波形を示す図である。

図16Dは、ドット反転方式における画素の極性パターンと走査信号 5 波形を示す図である。

図17は、給電端から近い部分と遠い部分で再充電電圧が異なることを説明するための波形図である。

図18は、再充電電圧の大小関係を説明するための図である。

図19Aは、βの画面内での分布の与え方の一例を示す図である。

10 図19Bは、βの画面内での分布の与え方の一例を示す図である。

図19 Cは、βの画面内での分布の与え方の一例を示す図である。

図19Dは、βの画面内での分布の与え方の一例を示す図である。

図20Aは、 γ の画面内での分布の与え方の一例を示す図である。

図20Bは、γの画面内での分布の与え方の一例を示す図である。

15 図 20 C は、 γ の画面内での分布の与え方の一例を示す図である。

図 20Dは、 γ の画面内での分布の与え方の一例を示す図である。

図 2 1 は、最適な β および γ の分布を考察するためのモデル回路図である。

図22は、図21のモデル回路の構成単位回路図である。

20 図 2 3 は、図 2 1 のモデル回路における各節点での電圧の時間変化を 示す図である。

図24は、モデル計算により導かれた再充電電圧の画面内分布を示す 図である。

図25Aは、Bの画面内での分布の与え方の別の一例を示す図である。

図25Bは、βの画面内での分布の与え方の別の一例を示す図である。

図26Aは、走査電極と共通電極の給電方法の一例と再充電電圧の関

係を示す図である。

図26Bは、走査電極と共通電極の給電方法の一例と再充電電圧の関係を示す図である。

図26Cは、走査電極と共通電極の給電方法の一例と再充電電圧の関 5 係を示す図である。

図26Dは、走査電極と共通電極の給電方法の一例と再充電電圧の関係を示す図である。

図26Eは、走査電極と共通電極の給電方法の一例と再充電電圧の関係を示す図である。

10 図26E'は、走査電極と共通電極の給電方法の一例と再充電電圧の 関係を示す図である。

図27は、本発明の表示装置の別の一例における1画素分回路図である。

図28Aは、本発明の他の実施形態に係る表示装置の駆動方法を説明 15 するための奇数フレームの波形図である。

図28Bは、本発明の他の実施形態に係る表示装置の駆動方法を説明 するための偶数フレームの波形図である。

図29Aは、本発明の他の実施形態に係る表示装置の別の駆動方法を 説明するための奇数フレームの波形図である。

20 図29Bは、本発明の他の実施形態に係る表示装置の別の駆動方法を 説明するための偶数フレームの波形図である。

図30は、pチャネル型のTFTにおいて再充電電圧の大小関係を説明する図である。

図31は、有機エレクトロルミネセンス素子を用いた表示装置に本発 25 明を適用する場合の画素構成図である。

図32は、 $\Delta \alpha$ gd= α gd(E)- α gd(O)、および $\Delta \alpha$ st=



 α s t (E) $-\alpha$ s t (O) とした場合に、輝度傾斜およびフリッカを共に削減できるような Δ α g d と Δ α s t の範囲を示す図である。

図33Aは、シミュレーションにより表示領域内でのCstとCgd の最適分布を求めた図である。

5 図33Bは、シミュレーションにより表示領域内でのCstとCgd の最適分布を求めた図である。

図33Cは、シミュレーションにより表示領域内でのCstとCgd の最適分布を求めた図である。

図33Dは、シミュレーションにより表示領域内でのCstとCgd 10 の最適分布を求めた図である。

発明を実施するための最良の形態

(従来例の問題点の分析)

本発明の実施形態の具体例を述べる前に、背景技術で述べたように、 15 画面サイズが大きくなるに従ってフリッカと輝度傾斜が顕著になるとい う第一の問題点の発生原因を詳細に解析した結果について述べる。

なお、以下特に断りの無い限り、走査信号(走査電極に加える駆動信号)および共通電極制御信号は画面の両側から給電する場合を想定する。 そして、画面内で、走査電極(および共通電極)の給電端から近い部分、

20 すなわち画面両端部分を文字通り「給電端から近い部分」と呼び、画面中央を「給電端から遠い部分」と呼ぶ。

第一に、この問題点を考察するにあたって考察しなければならない再 充電という現象について説明する。

いま、例として図15で走査電極が選択された後、電位がVgonか 25 らVgoffへ移行するときに注目する。給電端から近い部分において はこの電圧変化が迅速に生じるが、給電端から遠い部分においては走査

10

電極自身のもつCR時定数のために波形に歪みが生じ、電位の推移がなだらかになる(但し、VcがVc(±)からVcoffへと変化するまでには走査電極電位の推移はほぼ完了するとする)。給電端から近い部分と遠い部分において走査電極電位波形の様子を描くと図17のVgのようになる。画素電極電位Vdは、充電が完了した時点では映像信号電圧Vsig(+)またはVsig(-)にほぼ等しい(図17ではVsig(+)の場合を示している)が、図14の回路のCgdによる容量結合のため、Vgの変化に伴って変動してしまう。VgがVgonからVgoffへ変化するときの、容量結合に伴うVdの変化分ΔVaは、給電端からの距離にかかわらず、以下の(式15)で表される。

 Δ V a = - (Cgd/Ctot) (Vgon-Vgoff) (Cこで、C t ot= Cgd+Clc+Cst) \cdots (式15) この電圧変化分 Δ V a を突き抜け(フィードスルー) と呼ぶことにする。この電圧値は映像信号の極性によらずほぼ同じ値である。

15 ところが、走査電極電位が立ち下がるときにTFTはすぐにOFF状態になるのではなく、スイッチング閾値(映像信号電極電位より閾値電圧分だけ上の電位)を通過するときに初めてOFFになる(但し、TFTは、遅くとも映像信号電極電位が次の走査期間電圧に向かって移行しはじめるまでにはOFFになるとしている)。よって、走査電極電位立ちでがり開始からスイッチング閾値通過までの有限の時間(図17中ToあるいはTeで示した期間)に、突き抜けによって発生する映像信号電極一画素電極間(TFTのソース・ドレイン間)の電位差を埋め合わせようとしてTFTに電流が流れてしまう。このため、画素電極電位の実際の変化分の絶対値は | Δ V a | より小さくなる。TFTに電流が流れることによって生じる電圧差をΔ V b で表すと、画素電極電位 V d の変化 Δ V a + Δ V b となる。図17に、このときの画素電極電位 V d の変化

10

15

の様子も併せて示す。走査信号駆動回路の給電端から遠くなるほどVgの波形がなだらかになり、TFTがOFFになるまでの時間が長くなるので、 ΔV b は一般に給電端から遠くなるに従って大きくなる。なお、このときにTFTに流れる電流を再充電電流と呼び、これによって生じる電圧差 ΔV b を再充電電圧と呼ぶことにする。

なお、以上で述べたスイッチング閾値は、偶数フレーム(正極性の映像信号を充電する場合)と奇数フレーム(負極性の映像信号を充電する場合)では異なった値になる。走査電極電位がVgonからVgoffに移行するときの、スイッチング閾値のレベルを正極性、負極性それぞれについて描くと図18のようになる。これを基に、給電端から近い部分と遠い部分それぞれについて、TFTがOFFになるまでの時間、すなわち再充電が発生する期間(上述のToあるいはTeに相当)を正負各極性について示すと下の棒グラフのようになる。棒グラフの長さが再充電電流、従って再充電電圧の大きさにほぼ対応するので、給電端から近い部分での正極性および負極性の場合の再充電電圧をそれぞれΔVb(〇,+)およびΔVb(〇)とし、遠い部分でのそれらをΔVb(E,+)およびΔVb(E)とすると、以下の(式16)の関係があることがわかる。

 $\Delta V b (O, +) < \Delta V b (E, +)$

20 $\triangle Vb$ (O) $< \triangle Vb$ (E)

 $\Delta V b$ (O, +) $-\Delta V b$ (O) $> \Delta V b$ (E, +) $-\Delta V b$ (E) ... (式16)

なお、参考までに述べておくと、ここでは簡単のため偶数フレームと 奇数フレームにおいて走査電極電位の立ち下がり波形は同じであるとし 25 たが、必ずしも同じでないこともありうる。特に、TFTのチャネル容 量の非線形性(TFTがONのときのゲート・ソース間容量、あるいは

10

ゲート・ドレイン間容量がOFFのときのそれらよりも大きくなる)を 考慮すれば、映像信号が負極性のほうが見かけ上容量が大きくなり、従 って走査電極電位立ち下りのCR時定数が大きくなり、立ち下がり方が 遅くなるということもありうる。しかし、そのような場合でも(式16) の関係が成り立つことには変わりはない。

第二に、フリッカおよび輝度傾斜と再充電電圧の関係について数式的に説明する。いま、給電端から近い部分と遠い部分での、画素電極保持電位の値Vdo(O, +)、Vdo(O)、およびVdo(E, +)、Vdo(E) は、(式 1 2)に上述の再充電の効果を加えて、(式 1 7)のように表せる。

 $Vdo (O, +) = Vsig (+) - \alpha st \Delta Vc (+) - \alpha gd$ $\Delta Vgon + \Delta Vb (O, +)$

Vdo (O) = Vsig (-) $-\alpha$ st Δ Vc (-) $-\alpha$ gd Δ Vgon+ Δ Vb (O)

Vdo (E, +) = Vsig (+) $-\alpha$ st Δ Vc (+) $-\alpha$ gd Δ Vgon+ Δ Vb (E, +)

Vdo (E) = Vsig (-) $-\alpha$ st Δ Vc (-) $-\alpha$ gd Δ Vgon+ Δ Vb (E)

… (式17)

20 (式17)において、給電端から近い部分と遠い部分での画素電極電位のDC平均レベルVdc(O)、Vdc(E)および液晶印加電圧実効値 Veff(O)、Veff(E)を計算すると、(式18)のようになる。

Vdc(O) = [Vdo(O, +) + Vdo(O)] / 2

= $[V s i g (+) + V s i g (-)] / 2 - \alpha s t \Delta V c c - \alpha g d$

 $\Delta V g o n + [\Delta V b (O, +) + \Delta V b (O)] / 2$

Veff(O) = [Vdo(O, +) - Vdo(O)] / 2

20

= $[V s i g (+) - V s i g (-)] / 2 - \alpha s t V c p / 2$ + $[\Delta V b (O, +) - \Delta V b (O)] / 2$

Vdc(E) = [Vdo(E, +) + Vdo(E)] / 2

= $[V s i g (+) + V s i g (-)] / 2 - \alpha s t \Delta V c c - \alpha g d$

 $\Delta Vgon + [\Delta Vb (E, +) + \Delta Vb (E)] / 2$

Veff(E) = [Vdo(E, +) - Vdo(E)] / 2

= $[V s i g (+) - V s i g (-)] / 2 - \alpha s t V c p / 2$ + $[\Delta V b (E, +) - \Delta V b (E)] / 2$

…(式18)

10 但し、 $\Delta V c c$ およびV c p は以下の(式19)で与えられる。

 $\Delta V c c = [\Delta V c (+) + \Delta V c (-)] / 2$ = [V c (+) + V c (-)] / 2 - V c o f f $V c p = \Delta V c (+) - \Delta V c (-)$ = V c (+) - V c (-)

15 … (式19)

(式18)の第1式、第3式で与えられるDC平均レベルVdc(O) およびVdc(E)は、対向電極の電位をこの値に一致させれば液晶に 印加される電圧の時間平均値が0になり、フリッカが見えなくなるという電圧値である。しかし、(式18)と(式16)により、以下の(式20)で表される関係が得られ、DC平均レベルが画面内で異なる値を持つことになり(給電端から遠い部分のほうが近い部分よりも大きい)、全画面で同時にフリッカをなくすことは不可能である。

 $Vdc(E) - Vdc(O) = [\Delta Vb(E, +) + \Delta Vb(E)] / 2 - [\Delta Vb(O, +) + \Delta Vb(O)] / 2 > 0$

··· (式 2 0) ·

一方、(式17)の第2式、第4式で与えられるVeffは液晶に印加

される電圧の実効値に相当し、液晶はこの実効値に対応した輝度(透過率)を呈示する。しかし、(式18)と(式16)により、以下の(式21)で表される関係が得られ、液晶印加電圧実効値も画面内で分布(傾斜)をもつ(給電端から遠い部分のほうが近い部分よりも小さい)ことになる。

Ve f f (E) -Ve f f (O) = $[\Delta Vb (E, +) - \Delta Vb (E)]$ /2- $[\Delta Vb (O, +) - \Delta Vb (O)]$ /2<0

… (式21)

以上が、再充電電圧の画面内分布によりフリッカや輝度傾斜が現れる 10 理由である。

さて、画面サイズが大きくなると、給電端から遠い部分の、給電端からの距離は必然的に大きくなる。すると、上述の再充電電圧 ΔVbの、 給電端から遠い部分と近い部分の差は大きくなり、フリッカや輝度傾斜も大きくなる。

また、画面サイズが大きい場合には共通電極の電位変動による影響も無視できなくなる。すなわち、走査電極電位がVgonからVgoffに変化したときに、画素電極電位は突き抜けにより低下するが、そのとき同時に、図14のCgdおよびCstによって作られる走査電極一共通電極間の容量結合により、共通電極の電位も低下する。この電位低下20 は共通電極の給電端から近い部分では小さいが、遠い部分では大きくなる。共通電極電位が低下するとそれに引っ張られて画素電極電位はさらに低下する。すると、共通電極電位が全く変化しないと仮定した場合に比べて大きい再充電電流が画素電極に向けて流れる。従って、給電端から遠い部分での画素電極保持電位が給電端から近い部分に比べて格段に25 大きくなり、輝度傾斜やフリッカ等の問題がさらに顕著になる。

(本発明の原理説明1:輝度傾斜・フリッカ低減の原理)

以上の分析を行った上で、輝度傾斜、およびフリッカをなくすための手段を見いだした。これが本発明の内容であり、 α s t および α g d の値に画面内で傾斜をもたせるというものである。以下、その原理について説明する。

5 いま、 α s t および α g d が画面内で一定でない(すなわち、Cg d Cs t、およびCl c のいずれか少なくともひとつが一定でない)とする。そして、給電端から近い部分での α s t および α g d をそれぞれ α s t (O)、 α g d (O)とし、遠い部分でのそれらをそれぞれ α s t (E)、 α g d (E)とする。ここで"O"は給電端から近い部分、"E"は給電 端から遠い部分を示している。

給電端から近い部分と遠い部分それぞれについて、正および負に充電される場合について、(式17)を適用すると(式22)の4個の式が得られる。

Vdo (O, +) = Vs i g (+)
$$-\alpha$$
 s t (O) Δ Vc (+) $-\alpha$ g d (O) Δ V g o n + Δ V b (O, +)
Vdo (O, -) = Vs i g (-) $-\alpha$ s t (O) Δ Vc (-)

$$-\alpha \operatorname{gd}(O) \Delta \operatorname{Vgon} + \Delta \operatorname{Vb}(O, -)$$

$$Vdo(E, +) = Vsig(+) - \alpha st(E) \Delta Vc(+)$$

$$-\alpha gd$$
 (E) $\Delta Vgon+\Delta Vb$ (E, +)

20 Vdo (E, -) = Vsig (-)
$$-\alpha$$
st (E) Δ Vc (-)

$$-\alpha gd$$
 (E) $\Delta Vgon + \Delta Vb$ (E, -)

…(式22)

なお、ここで、例えばV d O (j, \pm) (j = O またはE) という表記は、位置j (j = O →給電端から近い部分、j = E →給電端から遠い部分) での正充電時 (+) または負充電時 (-) に関する量であるという意味である。V s i g (\pm)、 Δ V b (j, \pm) に関しても同様である。

10

15

従来技術の場合は、 Δ V b の値が給電端から近い部分と遠い部分で異なっていたことにより、 Δ V d o も同じように異なり、フリッカおよび輝度傾斜が発生していた。本発明では、各 2 つずつの α s t および α g d の値を独立に変化させることにより、 Δ V b の値の違いを補正しようとするものである。まず、(式 1 7) から (式 1 8) のようにD C 平均レベル V d c (O)、V d c (E) および液晶印加電圧実効値 V e f f (O)、V e f f (E) を計算したのと同様に、(式 2 2) からこれらを計算すると、以下の(式 2 3) のようになる。

Vdc (O) = [Vdo (O, +) + Vdo (O, -)] / 2 $= [Vsig (+) + Vsig (-)] / 2 - \alpha st (O) \Delta Vcc$ $- \alpha gd (O) \Delta Vgon + [\Delta Vb (O, +)$ $+ \Delta Vb (O, -)] / 2$

Ve f f (O) = [Vdo (O, +) -Vdo (O, -)] /2 = [Vsig (+) -Vsig (-)] /2- α st (O) Vcp/2+[Δ Vb (O, +) - Δ Vb (O, -)] /2

Vdc (E) = [Vdo (E, +) + Vdo (E, -)] /2 = [Vsig (+) + Vsig (-)] /2 - α st (E) Δ Vcc - α gd (E) Δ Vgon + [Δ Vb (E, +)

 $+\Delta$ V b (E, -)] / 2

20 Ve f f (E) = [Vdo (E, +) -Vdo (E, -)] /2 = [Vsig (+) -Vsig (-)] /2- α st (E) Vcp/2+[Δ Vb (E, +) - Δ Vb (E, -)] /2

… (式23)

ここから、給電端から近い部分と遠い部分での液晶印加電圧実効値の差 $\Delta Veff$ を計算すると、(式 2 4) のようになる。

 $\Delta V e f f = V e f f (E) - V e f f (O)$

25

=-
$$[\alpha s t (E) - \alpha s t (O)] V c p / 2 + [\Delta V b (E, +) - \Delta V b (E, -) - \Delta V b (O, +) + \Delta V b (O, -)] / 2$$

=- $[\gamma (E) - \gamma (O)] + [\Delta V b (E, +) - \Delta V b (E, -)$

 $-\Delta V b (O, +) + \Delta V b (O, -)] / 2$

5 … (式24)

但し、 γ (O) および γ (E) は、以下の(式25) で与えられる。

$$\gamma$$
 (O) = α s t (O) V c p/2

$$\gamma$$
 (E) = α s t (E) V c p \angle 2

…(式25)

10 また、同じくD C 平均レベルの差 Δ V d c を計算すると、以下の(式 2 6)のようになる。

 $\Delta V d c = V D C (E) - V D C (O)$

=
$$- [\alpha s t (E) - \alpha s t (O)] \Delta V c c - [\alpha g d (E)]$$

 $-\alpha gd$ (O)] $\Delta Vgon + [\Delta Vb (E, +)$

$$+ \Delta V b (E, -) - \Delta V b (O, +) - \Delta V b (O, -)] / 2$$

$$=-[\beta (E) -\beta (O)] \Delta V g o n + [\Delta V b (E, +)]$$

$$+ \Delta V b (E, -) - \Delta V b (O, +) - \Delta V b (O, -)] / 2$$

…(式26)

但し、β (O) およびβ (E) は以下の(式27) で与えられる。

20
$$\beta$$
 (O) = α g d (O) + α s t (O) (Δ V c c / Δ V g o n)

$$\beta$$
 (E) = α gd (E) + α s t (E) (Δ Vcc/ Δ Vgon)

…(式27)

輝度傾斜を完全になくすためには(式 24)において Δ V e f f = 0 であればよく、以下の(式 28)を満たすように γ (O) と γ (E) の関係を選べばよい。

$$\gamma$$
 (E) $-\gamma$ (O)

= $[\Delta V b (E, +) - \Delta V b (E, -) - \Delta V b (O, +) + \Delta V b$ (O, -)] /2

…(式28)

(式16)の第3式によれば(式28)の右辺は負であるので、 γ (O) 5 と γ (E)の関係は(式29)であればよい。

$$\gamma$$
 (O) $>\gamma$ (E)

…(式29)

次に、フリッカを完全になくすためには、(式 26)において、 $\Delta V d c$ = 0であればよく、以下の(式 30)を満たすように β (O) と β (E) の関係を選べばよい。

10 $[\beta (E) - \beta (O)] \Delta V g o n$

= $[\Delta V b (E, +) + \Delta V b (E, -) - \Delta V b (O, +) - \Delta V b$ (O, -)] /2

…(式30)

(式16)の第1式、第2式によれば、(式28)の右辺は正であり、か 15 つ Δ V g o n も正であるので、 β (O) と β (E) の関係は、以下の(式31)であればよい。

$$\beta$$
 (O) $<\beta$ (E)

… (式31)

以上のようにして、うまく γ および β を選ぶことにより、フリッカ、および輝度傾斜をなくすことができる。

- 20 以上をまとめると、図14の構造のアレイ構成で輝度傾斜、およびフリッカをなくすための条件は次のように表せる。
 - [1] 輝度傾斜をなくすための必要条件:

γの値が、画面内で給電端から近い部分に比べて、給電端から遠い部 分のほうが小さいこと

25 [2] フリッカをなくすための必要条件:

βの値が、画面内で給電端から近い部分に比べて、給電端から遠い部

20

分のほうが大きいこと

なお、以上においては、添字〇およびEを省略した形で表記している。

なお、必要条件 [1] のみを満たして [2] を満たさないという構成でももちろんよい。ただ、この構成の場合、輝度傾斜はなくなるがフリッカはなくならない。この条件下で強引にフリッカをなくす方法として、映像信号駆動回路で発生する映像信号に予め補正をかけておくということも考えられるが、これは余分な信号処理回路を付加することを意味し、コストが高くなってしまう。

逆に、必要条件 [2] のみを満たして [1] を満たさないという構成 でももちろんよい。ただ、この構成の場合、フリッカはなくなるが輝度 傾斜はなくならない。この条件下で強引に輝度傾斜をなくす方法として、 同様に映像信号駆動回路で発生する映像信号に予め補正をかけておくと いうことも考えられるが、この場合もやはり、余分な信号処理回路を付加することを意味し、コストが高くなってしまう。

15 これに対して、最も望ましいのは必要条件 [1] および [2] をとも に満たす場合である。こうすると、映像信号に予め補正をかけるための 余分な信号処理回路なしに、フリッカ・輝度傾斜のない高画質映像が得られ、低コストと高画質を両立することが可能となる。

なお、 β および γ (あるいは α s tおよび α g d) を給電端から近い部分と遠い部分で異なる値にする場合に、これらは独立に変化させる必要がある。従って、 α s tおよび α g dに寄与する容量値(別の言い方をすれば、C to tを構成する容量値)C s t、C g d、あるいはC l c のうち少なくとも 2 つを給電端から近い部分と遠い部分で異なった値にすることにより、 α s tおよび α g dを変化させることが望ましい。

25 実際、例えばCgdとClcは一定として、Cstのみを給電端から 近い部分(ここでのCstの値をCst(O)とする)と遠い部分(同 じくCst(E) とする)で異なる値にしてCst(O) < Cst(E) とした場合、(式 1 4) によれば α g d (O) > α g d (E)、 α s t (O) < α s t (E) となる。こうすると、V c p < 0 、 Δ V c c < 0 (この条件が望ましいことを後に補足として説明する)であるとした場合に、

5 (式 2 5)から γ (O) $>\gamma$ (E)となり、(式 2 7)により β (O) $>\beta$ (E)となる。すると、(式 2 9)は満たされるが、(式 3 1)は満たされない。従って、輝度傾斜削減効果は得られるがフリッカ削減効果は得られない。

逆に、Cst(O)>Cst(E) とした場合には $\gamma(O)<\gamma(E)$ 、 $\beta(O)<\beta(E)$ となり、(式31)は満たされるが、(式29)は満たされず、フリッカ削減効果は得られるが輝度傾斜削減効果は得られない。また、例えばCstC には一定として、Cgd のみを変化させる場合についても同様のことが導かれる。CstC の de を一定として、C 1 c を変化させる分には問題ない。

以上のことを、もう少し詳しく説明する。いま、 $\Delta \alpha g d = \alpha g d$ (E) $-\alpha g d$ (O)、および $\Delta \alpha s t = \alpha s t$ (E) $-\alpha s t$ (O) とおいた場合に、(式29) および(式31)をともに満たすような $\Delta \alpha g d$ および $\Delta \alpha s t$ の範囲を示すと、図32のハッチ部のようになる(Vcp<0、 Δ Vcc<0の場合を想定)。これに対して、CgdとC1cは一定として、Cstのみを給電端から遠い部分と近い部分で変える場合(Cst(O) \neq Cst(E))、 $\Delta \alpha g d$ および $\Delta \alpha s t d$ (式46) のように表すことができる。

 $\Delta \alpha g d = \alpha g d (E) - \alpha g d (O)$ = C g d / (C g d + C l c + C s t (E)) - C g d / (C g d + C l c + C s t (O)) = -C g d [C s t (E) - C s t (O)]

15

/[(Cgd+Clc+Cst(E))(Cgd+Clc+Cst(O))]

 $\Delta \alpha s t = \alpha s t (E) - \alpha s t (O)$

= C s t (E) / (C g d + C l c + C s t (E)) - C s t (O)/ (C g d + C l c + C s t (O))

= (Cgd+C1c) [Cst(E) -Cst(O)]
/ [(Cgd+C1c+Cst(E)) (Cgd+C1c
+Cst(O))]

…(式46)

10 よって、 $\Delta \alpha$ g d $\Delta \alpha$ s t には(式47)の関係があることがわかる。 $\Delta \alpha$ g d $\Delta \alpha$ s t = - C g d $\Delta \alpha$ (C g d + C l c)

… (式47)

また、Cst Clc d一定として、Cgd Oみを給電端から遠い部分 と近い部分で変える場合($Cgd(O) \neq Cgd(E)$)、同様に考える と(式 48)の関係式が得られる。

 $\Delta \alpha g d / \Delta \alpha s t = -Cst/(Cst+Clc)$

…(式48)

いま、(式47)、(式48)共に右辺は負の値であるから、これらの関係式を図32に付加すると、いずれも原点を通り傾きが負の直線で与えられる(原点は除く)。よって、(式47)あるいは(式47)の直線はいずれもハッチ部の領域と共通部分をもたない。すなわち、Cstのみを変える場合やCgdのみを変える場合は、フリッカ削減効果と輝度傾斜削減効果が両立できないことを示している。

(本発明の原理2:βおよびγの最適分布)

25 ところで、以上では給電端から近い部分と遠い部分を代表点として扱ってきたが、画面内各位置での、アおよびβの変化のパターンとしては、

10

20

25

様々なものが考えられる。 β についてのいくつかの例を図19に、 γ についてのそれを図20に示す。各グラフは、横軸に画面上での水平位置をとり、縦軸に β あるいは γ の値を示している。なお、横軸のO、E、およびMはそれぞれ、給電端から近い部分、給電端から遠い部分、および距離的にそれらの中間にあたる部分を示している。最も考えやすいのは、図19 Aあるいは図20 Aのように、直線的に変化するパターンである。また、図19 Bや図20 Bのように、非線形な変化のしかたも考えられるし、あるいは図19 Cや図20 Cのように、段階的に変化するというのもあり得る。あるいは、図19 Dや図20 Dのように、一定の部分とある傾斜を有する部分が混在するというのも考え得る。いずれも、給電端から近い部分と給電端から遠い部分での β および γ の値が(式31)や(式29)を満たしているという点では共通である。いずれにおいても本発明の効果は得られる。

中でも図19B、図19Dや、図20B、図20Dのように、 β は給 電端から近い部分と遠い部分の間で上に凸、 γ は下に凸な傾向を示す場合が望ましい。その理由を以下に示す。

いま、走査電極はRC分布回路定数をもつ配線であるとみなすことができる。そこで、給電端から近い部分と遠い部分の間全体の容量をC、抵抗をRとして、図21のような5段のRC回路で走査電極を近似的に表す。これは、走査電極の給電端から近い部分と遠い部分の間の部分を5等分し、それぞれを図22のような単位RC回路で表し、縦続接続したものであると考えればよい。走査電極の給電端から近い部分と遠い部分の間の長さをLとすると、図中の各接点電位VgO、Vg1、Vg2、Vg3、Vg4、Vg5、およびVgEはそれぞれ、給電端からの距離が0(給電端から近い部分)、L/10、3L/10、L/2、7L/10、9L/10、およびL(給電端から遠い部分)の位置での電位に相

10

当する。給電端から近いほうの端部には、走査信号駆動回路により電圧が供給される。この図21で、Vg0が走査信号駆動回路の供給電圧であり、Rgは走査信号駆動回路の内部インピーダンスである。

なお、図19や図20は、両側から給電する場合を想定した図になっているが、これらは左右対称であるので左半分、あるいは右半分だけに注目して考えれば十分である。図21の回路モデルはまさに図19や図20の左半分だけに注目したものに相当する。

この回路で走査電極電位が立ち下がるとき、すなわちVg0がONレベルVgonからオフレベルVgoffへとステップ的に変化するときの各接点電位の時間変化は回路方程式として解くことができる。実際に数値計算を行った結果を図23に示す。なお、ここでは時刻t=0の瞬間に走査電極電位Vg0がVgon \rightarrow Vgoffへと移行するとし、一例としてRg=R/9、Vgon=25V、Vgoff=0Vの場合について計算を行っている。横軸はCRで規格化している。

次に、従来例のように、Cgd、Cst、およびClc等の容量は位置によらず一定であるとして、ΔVbが位置とともにどのように変化するかを考察する。各点において画素構造は図14の回路によって表されるので、Vg(n)として上記のVgO、Vg1、Vg2、・・・が印加されたときの画素電極電位Vdの時間変化を追跡すればよい。この回路において、Vc(n)、VfおよびVsは一定電位であると仮定すれば、Vdの時間変化は(式32)により表される。

 $I ds + Ctot \cdot dVd/dt - Cgd \cdot dVg(n)/dt = 0$ …(式32)

なお、ここで、C to t = C g d + C g s + C l c である。また、 I d s は T F T の ソース・ドレイン 間電流であり、理想 M O S 特性を仮定すれば(式 3 3)のように表される。

20

25

 $I d s = k [\{Vg(n) - Vs - Vt\}^{2} - \{Vg(n) - Vd - Vt\}^{2}]$

(なお、 $Vg(n) - Vs \ge Vt$ 、 $Vg(n) - Vd \ge Vt$) $Ids = k \{Vg(n) - Vs - Vt\}^2$

(なお、Vg(n) - Vs < Vt、 $Vg(n) - Vd \ge Vt$) I d s = 0

(なお、Vg(n) - Vs < Vt、Vg(n) - Vd < Vt)

10 … (式33)

ここで、kはTFTの充電能力を示す定数であり、VtはTFTの閾値 電圧である。(式32)の初期条件は、t=0においてVd=Vs、Vg (n) = V g o nである。また、十分に時間が経過した後($t = \infty$)に おいてはVg(n) = Vgoffとなり、TFTはOFF状態となって Ids=0となり((式33)の第4式の場合)、従ってVdは一定値に なる((式32)より、 $t=\infty$ においてdVd/dt=0となることが導 かれる)。このVdの最終安定値Vdoを数値計算により求め、再充電が ないとしたときの最終安定値Vdoの値、すなわち(式32)において 常に Ids=0 としたときのVdoの値、すなわちVdo=Vs-(Cgd/Ctot)(Vgon-Vgoff)との差をとったものが再充電 電圧 $\Delta V b$ に相当する。実際に、一例としてV t = 2 V、V s = 6 V、 Cgd/Ctot=0. 0.5, $k=6\times10^{-9}A/V^{2}$ \geq U, ΔVb の値を各位置で計算した結果を図24に示す。このグラフにおいては、 横軸は給電端から近い部分を"0"、給電端から遠い部分を"1"として 規格化した値を示している。また、縦軸も、給電端から遠い部分でのΔ Vbを"1"と規格化して示している。このグラフからわかるように、

10

15

20

再充電電圧の分布は上に凸な形状となる。

このような再充電電圧の分布があると、これによって生じる画素電極のDC平均レベルや液晶印加電圧実効値の分布もやはり図24のような形状になる(ただし、液晶印加電圧実効値のほうは(式21)の右辺が負であることからも推測できるように、図24を上下逆転したものになる。DC平均レベルは、(式20)の右辺が正であるので上下反転にはならない)。従って、これらによって生じるフリッカ(DC平均レベルの分布により生じる)や輝度傾斜(液晶印加電圧実効値の分布により生じる)を補正するための β や γ の分布のさせ方も図24に近い形、すなわち β については図19B、 γ については図20Bのようにするのが望ましい(図19Dや図20Dでも勿論よい)。

以上のことを、給電端から近い部分と遠い部分のちょうど距離的に中間にあたる位置(以下、単に中間位置と呼ぶ)に注目して考えてみる。 給電端から近い部分での β および γ の値を β (O)および γ (O)、給電端から遠い部分での値を β (E)および γ (E)、中間位置での値を β (M)および γ (M)とすると、図19Aや図20Aのように、直線的な傾斜をつけた場合の中間位置での β および γ の値はそれぞれ、 β (M)=[β (O)+ β (E)]/2、および γ (M)=[γ (O)+ γ (E)]/2で与えられる。これと比較して、フリッカ・輝度傾斜削減の効果が有効に得られるような場合、すなわち図19B、図20Bや図19D、図20Dのような場合は、以下の(式34)の関係が満たされるときであることがわかる。

$$\beta$$
 (M) > [β (O) + β (E)] \angle 2

$$\gamma$$
 (M) $< [\gamma$ (O) $+\gamma$ (E)] $/2$

25 … (式34)

なお、(式34)の第1式はフリッカに関する条件式、第2式は輝度傾斜

に関する条件式である。

なお、(式29)や(式31)を満たした上で(式34)さえ満たせば、上述のフリッカ・輝度傾斜削減の効果は十分得られる。例えば β の場合で言えば、図25A、図25Bに示すように、給電端からの距離に関して必ずしも単調増加にならないこともありうるし、さらに極端な場合には、図25Aに示すように、 β (M) が β (E) を越えることもあり得る。しかし、これらの場合でもフリッカ・輝度傾斜削減の効果は得られる。 γ についても同様である。

(原理に関する補足事項1:Vcpと△ccについて)

- 10 なお、(式19)のVcpについて補足する。(式18)や(式23)のVeffに関する式において、第3項の再充電に関する項は微小であるとして無視すれば、αstVcpが負であるとすると、液晶への印加電圧の実効値は、映像信号振幅[Vsig(+)-Vsig(-)]/2よりも大きい値となる。これは、背景技術においても述べたように、低15 耐圧の映像信号駆動用IC(例えば、~5V)を用いて、その耐圧以上の電圧(例えば10~15V)を液晶に印加することができるという利点が得られることに相当する。よって、αstVcpは負であることが望ましい。αstは容量比であり常に正であるので、Vcpが負であることが望ましい。
- 20 また、(式19)のΔVccについて補足する。(式18)や(式23)のVdcに関する式において、同じく第3項の再充電に関する項は微小であるとして無視すれば、以下の(式35)を満たすようにすることにより、映像信号のDC平均レベル[Vsig(+)+Vsig(-)]/2と画素電極のDC平均レベルVdc(O)またはVdc(E)を一致25 させることができる。

 $\Delta V c c = - (\alpha g d / \alpha s t) \Delta V g o n$

…(式35)

このようにすると、映像信号電極と画素電極との間に直流電圧成分がかからなくなり、液晶や絶縁膜中での不要なイオン発生を抑制することができ、経時的な安定性を改善することができる。 Δ V g o n 、 α g d 、

- および α s t は正なので、 Δ V c c は負であることが望ましい。なお、必ずしも(式 3 5)を満たさなくても、少なくとも Δ V c c が負であれば、映像信号のD C 平均レベル [V s i g (+) + V s i g (-)] / 2 と画素電極のD C 平均レベル V d c (O) または V d c (E) の電圧差を縮めることができ、上記の効果がそれなりに得られる。
- 10 (原理に関する補足事項2:走査電極と共通電極の給電方法について) 次に、走査電極と共通電極の給電の仕方について補足する。(従来例の問題点の分析)のところで、共通電極の電位変動により再充電電流、従って再充電電圧が増加するということを述べた。そして、この影響は、共通電極の給電端から近い部分では小さいが、遠い部分では大きくなるということも述べた。従って、再充電電圧の面内での分布は走査電極の給電の仕方のみならず、共通電極の給電の仕方にも若干依存する。いま、走査電極と共通電極の給電の仕方の組み合わせとしては、例えば以下の5通りが考えられる。
- (A) 走査電極、共通電極ともに両側給電(以上まではこの場合を想定 20 して説明を行った)
 - (B) 走査電極は両側給電、共通電極は片側給電
 - (C) 走査電極は片側給電、共通電極は両側給電
 - (D) 走査電極、共通電極ともに片側給電(同じ側から)
 - (E) 走査電極、共通電極ともに片側給電(異なる側から)
- 25 (なお、この他にも、例えば1行おきに交互に両側から給電するケース や、画面の上半分が左から給電で下半分が右から給電というようなケー

10

15

25

スもありうるが、このような場合でも、ある行に注目すれば上の (A) ~ (E) のどれかにあてはまる。)

以上の(A)~(E)について、再充電電圧△Vbの発生のしかたの画面内分布(水平方向分布)を予測して示したものを図26A~図26Eに示す。これらの図で、Gが走査電極を、Cが共通電極を示している。そして、四角印(□)をつけたところが給電端であることを示している。そして、破線で示した曲線が、共通電極の電位変動を考慮しない場合の再充電電圧、太い実線で示した曲線が、共通電極の電位変動を考慮した場合のそれを示している。共通電極電位変動を考慮しない場合には、走査電極が両側給電の場合((A)、(B))はアーチ状、片側給電の場合((C)、(D)、(E))には半アーチ状となる。共通電極電位変動を考慮すると、それに従った量だけ△Vbが上乗せされる。このときの上乗せ分は、共通電極の給電端に近い部分では小さく、遠い部分では大きくなる。なお、

(E) の場合は、走査電極のみによって発生するΔVb分布と共通電極電位変動効果によって上乗せされる部分の大小により、図26Eに示すように、走査電極給電端のほうが共通電極給電端に比べてΔVbが小さい場合と、図26E'で示すようにその逆の場合とがある。

本発明による輝度傾斜削減およびフリッカ削減の効果をもっとも有効 に得るには、図26A~図26EのΔVbの形状に従って(すなわち、

20 Δ V b によって発生する輝度傾斜やフリッカをちょうど補正するように)、 β や γ (より正確には、 $|\gamma|$) に分布を持たせるのがもっとも望ましいが、必ずしも厳密に全面で合わせる必要はない。

以下、(A) ~ (E) の各場合について、本発明の表現との関係を説明する。まず、(A) ~ (E) において、走査電極と共通電極のうち少なくともいずれか一方の給電が行われる画面端部を「給電端から近い部分」と呼ぶことにする。すなわち、(D) を除くすべての場合について、画面

10

15

20

25

両端が「給電端から近い部分」となる(図26では記号"O"で表される)。(D)のみは片方の端部のみが「給電端から近い部分」である。そして、(D)以外の場合は、画面の中央付近を「給電端から遠い部分」(記号"E"で表される)と呼ぶことにする。(D)の場合は、給電されないほうの端部が「給電端から遠い部分」である。そして、図中の"M"の記号で表される位置が、「給電端から近い部分」と「給電端から遠い部分」の間の距離的に中間にあたる部分である。

なお、(D)以外の場合「給電端から近い部分」が2箇所あるが、ある値(α gd、 α s t など)が「給電端から近い部分と遠い部分において異なった値を有する」という場合、複数ある「給電端から近い部分」のうち少なくとも1つにおける値と「給電端から遠い部分」における値が異なっていることを意味する。また、ある値(β 、 γ など)が「給電端から近い部分に比べて、給電端から遠い部分の方が大きい(小さい)」という場合、「給電端から遠い部分」における値が複数ある「給電端から近い部分」のうち少なくとも1つにおける値よりも大きい(小さい)ということを意味する。

以上のように解釈すると、図26A~図26E'により(式16)の 関係式がいずれの場合も成り立つことがわかる。従って、(本発明の原理 説明1:輝度傾斜・フリッカ低減の原理)で述べたことがすべて適用で きる。

なお、(式16)の第1式と第2式についてはVb(O, +)、Vb(O, -)、およびVb(E, +)、Vb(E, -) をそのまま図26A~図26E 中のVbに置き換えれば容易に理解できる。第3式については、図18からわかるように、負充電の場合のほうが正充電の場合に比べて再充電電圧がかなり大きいことを考慮すれば、Vb(O, +) - Vb(O, -) とVb(E, +) - Vb(E, -) の大小関係は-Vb(O, -)

10

と-Vb(E, -)の大小関係と同じとみなして差し支えなく、第2式が成り立つことから第3式も成り立つと考えられる。

また、図26A~図26E'の ΔV bの曲線はいずれも上に凸な形状であるので、(本発明の原理 $2:\beta$ および γ の最適分布)で述べたこともすべて適用できる。

(原理に関する補足事項3:他の回路構成)

以上においては、各画素は図14の構造であることを前提にして説明してきた。しかし、各画素の蓄積容量が共通電極以外の配線にも接続されていることがある。例えば図27のように、当段以外の走査電極(この図では前段の例)に接続されることもある。この場合、前段の走査電極の電位をVg(n-1)とし、それにつながる蓄積容量をCst2とすると、(式11)に相当する電荷保存則の式は(式36)で与えられる。

Cgd (Vsig (-) - Vgon) + Cst (Vsig (-) - Vc (-)) + Clc (Vsig (-) - Vf) + Cst 2 (Vsig (-)

-Vgoff

= Cgd (Vdo (-) - Vgof f) + Cst (Vdo (-) - Vcof f) + Clc (Vdo (-) - Vf) + Cst 2 (Vdo (-) - Vgof f)

Cgd (Vsig (+) -Vgon) +Cst (Vsig (+) -V 20 c (+)) +Clc (Vsig (+) -Vf) +Cst 2 (Vsig (+) -Vgoff)

= Cgd(Vdo(+) - Vgoff) + Cst(Vdo(+) - Vcoff) + Clc(Vdo(+) - Vf) + Cst2(Vdo(+) - Vgoff)

25 … (式 3 6)

ここで、走査電極 Vg (n) が選択されるときには、すでに Vg (n-

1)の選択は終わっているので、電位はVgoffである。(式 3 6)を変形すると、(式 3 7) が得られる。

$$Vdo(-) = Vsig(-) - \alpha st \Delta Vc(-) - \alpha gd$$

$$\Delta Vgon$$

5
$$V d o (+) = V s i g (+) - \alpha s t \Delta V c (+) - \alpha g d$$

 $\Delta V g o n$

…(式37)

但し、 Δ V g o n、 Δ V c(+)、 Δ V c(-)は(式 1 3)で表され、 α g d、 α s t は以下の(式 3 8)で表される。

…(式38)

この結果を図14の回路での式(式12)~(式14)と比較した場合、

15 異なるのはC t o t の表式においてC s t 2を付け加えたという点のみである。従って、C t o t が違うという点のみに注意すれば、これまでに述べてきた本発明の原理および補足事項は、すべて適用される。

場合によっては、Cst2の値も給電端から近い部分と遠い部分で異ならせることにより αst を αgd の値を異ならせて本発明の効果を得 20 るということも考えうる。

なお、Cs t 2の接続先が後段の走査電極や2つ前、3つ前等の走査電極、2つ後、3つ後等の走査電極であっても同様である。

なお、図14や図27を含めてさらに一般化して、Ctotを「画素電極に電気的に接続される全容量の総和」と考えれば、本発明の原理に関する説明および補足事項はすべて適用されることになる。

以下、以上の原理を用いて具体的に構成した表示装置について、図面

10

を参照して説明する。

(第1の実施形態)

図1は、本発明の第1の実施形態による表示装置の画素レイアウトを 示す平面図である。図2は、図1のA-A'線に沿った断面図である。

図1および図2において、11と12はガラスなどからなる基板であり、11は薄膜トランジスタ3(TFT、あるいはスイッチング素子ともいう)やそれに接続された電極が形成されたアレイ基板、12はそれに対向する対向基板である。2つの基板の間には表示媒質としての液晶13が挟持され、その両端はシール17により封止されている。14と15は偏光表示を行うための偏光板、19はカラー表示を行うためのカラーフィルタである。カラーフィルタ19は対向基板12の側に形成されているが、アレイ基板11の側に形成してもかまわない。

アレイ基板11の上には、第1の導電層により走査電極1と共通電極4が形成され、その上を絶縁膜18が覆っている。絶縁膜18の上にあ5第2の導電層により画素電極5が形成されている。図2に示すように、画素電極5の一部は共通電極4とオーバーラップしている。共通電極4とのオーバーラップ部分が蓄積容量7(すなわち、共通電極一画素電極間容量Cst)を構成する。また、画素電極5と走査電極1のオーバーラップする部分が走査電極一画素電極間容量Cgdを構成する。

20 図2に示すように、対向基板12には透明電極20が形成されている。 この透明電極20と画素電極5が表示媒質としての液晶13を介して対 向することにより、液晶容量C1cを形成している。ここでは、液晶は TN(ツイステッド・ネマティック)液晶であるとする。

薄膜トランジスタ3は、半導体部分9と3つの電極から構成されてお 25 り、ゲート電極は走査電極1に、ソース電極は映像信号電極2に、ドレ イン電極は画素電極5に、それぞれ接続されている。

20

図3は、本発明の第1の実施形態による表示装置の回路構成図である。 図1や図2に対応して、1画素内に共通電極-画素電極間容量Cst、 走査電極-画素電極間容量Cgd、および液晶容量Clcなどがあるが、 1画素単独でみれば、図14と同様の回路構造である。このような画素 がマトリクス状に配置されることにより表示装置が構成される。また、 本表示装置において、映像信号電極2は映像信号駆動回路22に、走査 電極1は走査信号駆動回路21に、そして共通電極4は共通電極電位制 御回路26に接続される。なお、23は駆動回路を除いた表示素子を示 す。

10 図3においては、給電端から近い部分と、給電端から遠い部分が描かれているが、それぞれの部分での画素レイアウトが図1に示されるものになる。本実施形態の表示装置の特徴として、CstとCgdがいずれも給電端から近い部分と遠い部分とで異なった形状になっていて、容量値自体も異なったものになっている(容量の面積が異なっている)。こうすることにより、(本発明の原理説明1:輝度傾斜・フリッカ低減の原理)で述べたように、輝度傾斜やフリッカの低減が実現できる。

なお、①映像信号駆動回路は表示周期に応じて極性の異なる2種類の映像信号(すなわち、対向電極電位を基準として正と負の映像信号で、図15のVsig(+)とVsig(-)に相当)を映像信号電極に印加できるものであること、

- ②走査信号駆動回路は、少なくとも2値の出力電位レベル(図15のVgonとVgoff)を印加できるものであること、
- ③共通電極電位制御回路は少なくとも 2 値の出力電位レベル (図 1 5 の V c (+) と V c (-)) を印加できるものであること
- 25 、という 3 つの条件が揃うときに最も顕著に本発明の効果が得られる。 なお、(図 1)ではC g d (O) < C g d (E)、C s t (O) < C s

t (E) となっている(オーバーラップ部の面積の大小からこの関係があることがわかる)が、一例としてC g d (O) = 0.020 pF、C s t (O) = 0.100 pF、C l c (O) = 0.100 pF、C g d (E) = 0.030 pF、C s t (E) = 0.130 pF、C l c (E) = 0.100 pFであるとすると、この条件に当てはまる(なお、これらの容量は面積、膜厚、および誘電率から計算してもよいし、実測により求めてもよい)。

この場合、(式14)により α gd (O)、 α st (O)、および α gd (E)、 α st (E)を計算すると、 α gd (O) = 0.091、 α st 10 (O) = 0.455、 α gd (E) = 0.115、 α st (E) = 0.500となる。いま、駆動条件が Δ Vgon=20V、 Δ Vcc=-3V、Vcp=-10Vであるとすると、(式25)と(式27)により γ (O)、 γ (E)、および β (O)、 β (E)が求まり、それぞれ γ (O)=-2.275V、 γ (E)=-2.5V、および β (O)=0.02 3、 β (E)=0.040を得る。すなわち、(式29)、および(式31)が満たされていて、輝度傾斜・フリッカ低減の効果が得られることがわかる。

なお、言うまでもないが、(本発明の原理説明1:輝度傾斜・フリッカ低減の原理)のみならず、(本発明の原理2: β および γ の最適分布)、

20 (原理に関する補足事項1: V c p と Δ c c について)、(原理に関する 補足事項2:走査電極と共通電極の給電方法について)、および(原理に 関する補足事項3:他の回路構成)において述べたことはすべて適用さ れる。

ここで参考のため、本実施形態において、容量等のパラメータに具体 25 的な数値を当てはめてシミュレーションを行った結果を図33A~図3 3Dに示しておく。これは、回路シミュレータで表示領域全体の等価回

10

15

20

25

路を構成し、そのときの表示領域内各位置におけるDC平均レベル(Vdc)および液晶印加電圧実効値(Veff)を計算したものである。 駆動電圧条件としては、Vgon=10V、Vgoff=-15V、 Δ Vc(+)=-7.5V、 Δ Vc(+)=-7.5V、 Δ Vc(一)=2.5V、Vsig(+)= 2.5V、Vsig(一)=-2.5V(従って、Vcp<0、 Δ Vc c < 0 を満たしている)とし、走査信号駆動回路および共通電極電位制 御回路はいずれも表示領域左側のみから給電されているものとしている。

まず、Cst、Cgd、あるいはClcに表示領域内での分布を全く与えない場合について計算したものが各図中の「容量傾斜無し」と示した曲線である。ここでは、表示領域全体にわたってCst=0.7pF、Cgd=0.07pF、Clc=0.75pFとしている。図33AにCstの、図33BにCgdの分布の様子を示しておく(横軸の「規格化水平位置」は、表示領域左端からの距離を表示領域幅で規格化した値であり左端が"0"、右端が"1"に対応する)。図33Cおよび図33Dはそれぞれ、DC平均レベルと液晶印加電圧実効値の結果である。DC平均レベルは、給電端から近い部分(規格化水平位置=0)に比べて給電端から遠い部分(規格化水平位置=1)のほうが大きくなっていて、液晶印加電圧実効値は逆に給電端から近い部分(規格化水平位置=0)に比べて給電端から遠い部分(規格化水平位置=1)のほうが小さくなっている。これは、それぞれ(式20)および(式21)で示した通りの結果になっている。また、その形状についても図24と類似したものになっている。

次に、CstおよびCgdに最適な表示領域内分布を与えて(C1cは一定としておく)DC平均レベルと液晶印加電圧実効値が面内で均一になるようにした場合について、各図中に「容量傾斜あり」として示す。ここで、CstおよびCgdは左端(規格化水平位置=0)では「容量

20

25

なお、このとき(式 2 5)、(式 2 7)などを用いれば、 β (O) = 0 $<\beta$ (E) = 0.0 4 8、 γ (O) = -2.3 0 3 $V>\gamma$ (E) = -2.3 6 3 Vとなることが計算され、確かに(式 2 9)や(式 3 1)の 条件を満足している。また、給電端から近い部分と遠い部分の中間(規格化水平位置=0.5)においての容量値は、図 3 3 A および図 3 3 B から、それぞれCst=0.732pF、Cgd=0.0785pFと読みとれ、ここから(本発明の原理 2: β および γ の最適分布)で説明した β (M) および γ (M) を求めると、 β (M) = 0.0034、 γ (M) = -2.345 Vとなり、(式 3 4)の条件も満足していることがわかる。

(第2の実施形態)

本発明の第2の実施形態では、水平クロストーク削減と映像信号駆動 回路ICの低電圧化を両立する構成について、図4および図5を参照し て説明する。

図4は、本発明の第2の実施形態に係る表示装置の画素レイアウトを示す平面図である。図4の構成は、基本的には図1の画素レイアウトに準じたものであるが、1列毎に上下反転したレイアウトになっているところに特徴がある。このレイアウトでは、上下方向の対称性を崩さないために、共通電極4が2つの走査電極1のちょうど中間にある。そして、画素電極5と共通電極4の間に絶縁膜18(図示されず)が挟まれてい

10

て、蓄積容量7 (С s t)を形成している。

図5は、本発明の第2の実施形態に係る表示装置の回路構成図である。これも基本的には図3と同じであるが、図4のレイアウトに対応して1列ごとに上下反転している。ここで注意すべきことは、1つの走査電極 (例えばG1)に属する画素 (走査電極G1によりON/OFFが制御される画素)の画素電極 (複数ある)に接続される蓄積容量の他方の接続先の共通電極が2つある (C0とC1)ことである。また、ある1つの走査電極 (例えばG1)に属する画素が、偶数列と奇数列とで異なる段にあることも特徴的である (注、このことは必ずしも本発明に必須の構成というわけではない)。

このような構造を用いると、ライン反転駆動だけでなく、ドット反転 駆動やカラム反転駆動も採用できる(なお、第1の実施形態ではライン 反転またはフィールド反転しか採用できない)。まず、このことを、ドッ ト反転を例に挙げて、図5、図6Aおよび図6Bを用いて説明する。

15 図 6 A および図 6 B は、本発明の第 2 の実施形態に係る表示装置のドット反転駆動による駆動方法を説明するための奇数フレームおよび偶数フレームの波形図である。図 6 A に示すように、奇数フレームにおいて、映像信号電極 S 1 (および S 3、S 5、…、S n、…)とS 2 (および S 4、S 6、…、S n + 1、…)に異なる極性の信号を印加する場合を 20 考える。いま、例えば走査電極 G 1 が選択される水平走査期間 (1 H 期間)においては、図 5 の S 1 には正極性の信号 V s i g (+)が、S 2 には負極性の信号 V s i g (-)が印加される。このとき、S 1 に属する列 (正確には、S 1 を含め正極性の映像信号が印加される映像信号電極に属する列)ではG 1 の上側の画素(画素 P と呼ぶ)が、S 2 に属する列 (正確には、S 2 を含め負極性の映像信号が印加される映像信号電極に属する列)ではG 1 の下側の画素(画素 Q と呼ぶ)が O N 状態にな

る。

5

10

15

20

25

ここで、画素Pと画素Qの蓄積容量の接続先の共通電極はそれぞれC 0とC1である(G1を基準にして、これらをそれぞれ第1の共通電極および第2の共通電極と呼ぶ)が、これらが別の電極であるために、C 0 (第1の共通電極)のほうは(画素Pが正極性に充電されるのに対応して)Vc(+)、C1(第2の共通電極)のほうは(画素Pが負極性に充電されるのに対応して)Vc(-)、というように異なる電位に設定することができる。画素Pあるいは画素Qそれぞれ単独で見れば、映像信号電極、走査電極、および共通電極の電位の関係は図15の場合と全く同じであり、背景技術で図14と図15により説明したような画素電極電位の振幅増大効果が得られることを示している。ここでは、G1が選択される場合について述べたが、G0やG2などが選択される場合についても同様に考えれば、各共通電極の電位波形は、結果として図6Aのように設定すればよいことがわかる。また、図6Bに示す偶数フレームについても、映像信号電極と共通電極の信号の極性が逆になるだけで同じことである。

なお、カラム反転の場合も全く同様である。図 6 A および図 6 B の場合と同様に考えれば、共通電極の電位波形を図 7 A および図 7 B のようにすることにより、背景技術で図 1 4 と図 1 5 により説明したような画素電極電位の振幅増大効果が得られることが導かれる。

以上のように、本実施形態においては、水平クロストークに対して有利な駆動方法であるドット反転またはカラム反転駆動を採用し、しかも 画素電極保持電位の振幅増大効果を得ることができる。よって、水平クロストーク削減と映像信号駆動回路 I Cの低電圧化を両立できる。すなわち、先に述べた2つの目的のうち、第2の目的を達成することができる。

20

25

なお、この効果(水平クロストーク削減と映像信号駆動回路 I C の低電圧化の両立)は(本発明の原理説明 1 : 輝度傾斜・フリッカ低減の原理)で述べたような α s t や α g d の画面内分布付けとは無関係に得られるものであることを注記しておく。

5 (第3の実施形態)

上記の第2の実施形態によれば、図4および図5の構成で、ドット反転駆動またはカラム反転駆動で、特開平5-143021号公報に記載のように画素電極保持電位の振幅増大効果が得られる。これをさらに進めれば、(本発明の原理説明1:輝度傾斜・フリッカ低減の原理)、(本発明の原理2: β および γ の最適分布)、(原理に関する補足事項1:V c p と Δ c c について)、(原理に関する補足事項2:走査電極と共通電極の給電方法について)、および(原理に関する補足事項3:他の回路構成)において述べたことをそのまま採用し、フリッカ低減および輝度傾斜低減等の所定の効果が得られるのは明らかである。

15 実際、図4のレイアウトはCst(O) < Cst(E)、およびCgd(O) < Cgd(E) である場合を描いている。

なお、若干補足すると、映像信号駆動回路は、当然ながらドット反転 またはカラム反転に対応したものであることが望ましい。すなわち、複 数の映像信号電極に極性の異なる2種類の映像信号を同時に印加するこ とができ、かつ、各々の映像信号電極についてみたときに、表示周期に 応じて(奇数フレームか偶数フレームかに応じて)極性の異なる2種類 の映像信号を印加することができるものであることが望ましい。

また、共通電極についてであるが、ある走査電極を基準としたときに、 その走査電極に属する画素電極に接続される蓄積容量の他方の接続先の 共通電極は、2つあるとしたが(先の説明での第1および第2の共通電 極)、これは必ずしも2つである必要はく、3つ以上あってもよい。しか

し、映像信号の極性に応じて共通にして2本にしておけば、図6Aおよび図6B、あるいは図7Aおよび図7Bのタイミングで最も有効に駆動することができ、望ましい。

なお、図4において、偶数列の画素と奇数列の画素では全く対称であるとしているが、マスク合わせずれの影響や走査方向に関する非対称性を考慮して、これらの画素の容量値(Cgd、Cstなど)を偶数列と奇数列とで異なる値にしてもかまわない。

なお、2つの極性の信号を複数の走査電極に同時に印加する場合、ドット反転やカラム反転では1列ごとに(すなわち、偶数列と奇数列とに 10 分けて)逆極性の信号を印加するのが一般的であるが、必ずしもそうでなくてもよく、例えば2列おきとか、あるいはランダムに各極性が配列していてもかまわない。

なお、図4と図5では、2つの極性に対応する画素はそれぞれ上下反転した配置になっているが、本発明は必ずしもこれには限定されない。

15 すなわち、図1や図3で示される構造にして、蓄積容量の接続先の共通 電極のみを映像信号電極の極性に応じて変えるという方法もありうる。 但しこの場合、構造が非対称になるという問題のほかに、蓄積容量接続 のための配線がレイアウト上で他の走査電極などをまたぐことになり、 余分な容量が発生してクロストークの原因になるという問題もあり、あ まり望ましくはない。

(第4の実施形態)

本発明の第4の実施形態として、イン・プレーン・スイッチング (In Plane Switching; IPS) モードの液晶を用いた表示装置について、図9および図10を参照して説明する。

25 図 9 は、本発明の第 4 の実施形態による表示装置の画素レイアウトを 示す平面図である。図 1 0 は、図 1 の A - A '線に沿った断面図である。

10



図9および図10において、11と12はガラスなどからなる基板であり、11は薄膜トランジスタやそれに接続された電極が形成されたアレイ基板、12はそれに対向する対向基板である。2つの基板の間には液晶13が挟持され、その両端はシール17により封止されている。14と15は偏光表示を行うための偏光板、19はカラー表示を行うためのカラーフィルターである。カラーフィルターは対向基板12の側に形成されているが、アレイ基板11の側に形成してもかまわない。

アレイ基板11の上には、第1の導電層により走査電極1と共通電極4が形成され、その上を絶縁膜18が覆っている。絶縁膜18の上にある第2の導電層により画素電極5が形成されている。図10に示すように、画素電極5は前段の走査電極1とオーバーラップしている。前段の走査電極1とのオーバーラップ部分が蓄積容量7(Cst)を構成する。また、画素電極5と当段の走査電極1のオーバーラップする部分が走査電極一画素電極間容量Cgdを構成する。

図9に示すように、共通電極4には分枝部分4Aが形成されている。これは画素電極5と平行に対峙し、液晶層に電界を印加するための対向電極として働く。画素電極5と共通電極4の間の容量が、共通電極-画素電極間容量C1cを構成するが、ここには液晶層を介した容量と、両電極が幾何学的にオーバーラップすることにより形成される容量の両方が含まれる。液晶層を介した容量は公式等を用いて計算するのは困難であるが、実測で求めてもよいし、シミュレーションにより求めてもよい。

薄膜トランジスタ3は、半導体部分9と3つの電極から構成されており、ゲート電極は走査電極1に、ソース電極は映像信号電極2に、ドレイン電極は画素電極5に、それぞれ接続されている。

25 図11に、IPSモードの液晶を用いた本実施形態により表示装置の 回路構成を示す。図11において、図8に示す単位画素構造がアレイ状



に配列されていて、走査電極1は走査信号駆動回路21から、映像信号 電極2は映像信号駆動回路22から給電される。

いま、図11の回路構成において、第1の実施形態での回路構成(図3)の場合と同様に、図15のような波形で駆動する場合を考える。図3(1画素分は図14に示す)と図11(1画素分は図8に示す)を比較した場合、共通電極(Vc(n))と画素電極(Vd)との間にある容量が、前者はCstであるのに対し、後者はClcであるという違いがある。よって、図3の場合の電荷保存則(式11)に相当する式は、以下の(式39)で与えられる。

ここで、走査電極(Vg(n))が選択されているときには、すでに前段 の走査電極(Vg(n-1))は選択期間が終わり、電位がVgoffに なっていることを考慮している。(式 39)を変形すると、(式 40)が 得られる。

Vdo (-) = Vsig (-)
$$-\alpha$$
lc Δ Vc (-)
$$-\alpha$$
gd Δ Vgon

25 Vdo (+) = Vsig (+) $-\alpha$ lc Δ Vc (+)
$$-\alpha$$
gd Δ Vgon

15

20

25

…(式40)

但し、 Δ V g o n、 Δ V c(+)、 Δ V c(-)は(式 1 3)と同じであり、 α g d、 α l c は、(式 4 1)で表される。

 $\alpha g d = C g d / C t o t$

5 $\alpha l c = C l c / C t o t$

C t o t = C g d + C l c + C s t

…(式41)

以上の結果を、図3の回路構成の場合((式12)~(式14))と比べた場合、異なるのは添え字 "st"と"lc"が逆であるという点だけである。これは、背景技術、(従来例の問題点の分析)、(本発明の原理説明1:輝度傾斜・フリッカ低減の原理)、(本発明の原理2: β および γ の最適分布)、(原理に関する補足事項1:Vcpと Δ ccについて)、(原理に関する補足事項2:走査電極と共通電極の給電方法について)、および(原理に関する補足事項3:他の回路構成)で述べたことにおいて、Cst(蓄積容量)→Clc、Clc→Cst、 α st→ α lcと置き換えれば、そのまま本構成の場合(図11)にも適用できることを示している。すなわち、図3の回路の場合と同様、フリッカ低減および輝度傾斜低減等の所定の効果が得られることは明らかである。

なお、図3 (および図14) における対向電極 (Vf) に相当するものは、CstとClcが入れ替わったと考えれば、図11 (および図8) においては前段の走査電極であることがわかる。前段の走査電極は当段の走査電極が選択されたときには、すでに非選択状態の電位Vgoff となっているために、図3の対向電極と同じであると考えることが可能になるのである。逆にいえば、当段の走査電極が選択されているときと保持期間とで同じ電位をもっている電極であればCstの接続先として用いることができる。これは、画素電極を基準としたときに、表示媒質

15

(液晶:容量Clc)を介してその画素電極と対向する共通電極と、当 段の走査電極を除くいずれかの電極であればよい。中でも、当段を除く 走査電極(後段でもよい)、あるいはClcを介して対向する共通電極以 外の共通電極が特に望ましい。

5 (第5の実施形態)

図12は、本発明の第5の実施形態による表示装置の画素レイアウトを示す平面図である。これは第4の実施形態のようなIPSモードの液晶について、水平クロストーク削減と映像信号駆動回路ICの低電圧化を両立する構成である第2の実施形態と同様に、一列毎にレイアウトを上下反転させたものである。

図13は、本発明の第5の実施形態による表示装置の回路構成図である。これは、TN液晶を用いた場合、すなわち第2の実施形態の回路構成を示す図5に対応する。

これらを比較した場合、やはり単に添え字"st"と"1c"が入れ替わっただけであると見なすことができる。従って、第2の実施形態で述べたのと同様に、ドット反転駆動またはカラム反転駆動と映像信号の低電圧化を両立することができるという効果が得られる。

(第6の実施形態)

上記の第5の実施形態によれば、IPS型の構成で、ドット反転駆動 またはカラム反転駆動で、特開平5-143021号公報に記載のように、画素電極保持電位の振幅増大効果が得られる。これをさらに進めれば、(本発明の原理説明1:輝度傾斜・フリッカ低減の原理)、(本発明の原理2:βおよびγの最適分布)、(原理に関する補足事項1:Vcpと Δccについて)、(原理に関する補足事項2:走査電極と共通電極の給 電方法について)、および(原理に関する補足事項3:他の回路構成)に おいて述べたことをそのまま採用し、フリッカ低減および輝度傾斜低減

等の所定の効果が得られるのは明らかである(ここでも、Cst(蓄積容量) $\rightarrow Clc$ 、 $Clc \rightarrow Cst$ 、 $\alpha st \rightarrow \alpha lc$ になると考えればよい)。また、第3の実施形態で言及したなお書きも同様の読み替えを行えばすべて成立する。

5 以下、本発明の他の実施形態について説明する。

(共通電極電位の制御を行わない場合の構成例)

共通電極電位の制御を行わず、常に一定電位を供給する場合を考えてみる。この場合、共通電極電位制御回路は不要である。これは、本発明において、Vc(+)=Vc(-)=Vcoffである場合に相当する。

10 (式 1 9)によれば、 $\Delta \, V \, c \, c = 0$ 、および $V \, c \, p = 0$ である。この場合、(式 2 5)により γ (O)= γ (E)=0であるので、(式 2 9)は満たされず、輝度傾斜の改善効果は得られない。しかし、(式 2 7)より β (O)= $\alpha \, g \, d$ (O)、 β (E)= $\alpha \, g \, d$ (E)であるので、(式 3 1)、すなわち $\alpha \, g \, d$ (O) $< \alpha \, g \, d$ (E)を満たすようにして、フリッカを抑制することは可能である。

特に、走査電極を片側から給電し、共通電極の電位を両側で固定する(すなわち、一定電圧を給電する)場合を考えてみる。この場合、再充電電圧の発生のしかたは図26Cのようになる。このように、走査電極の給電側からの距離が遠くなるに従って再充電電圧が増えるのではなく、20 ある位置で極大値を持ちその後は減少するという傾向を示す。すると、αgd補正のしかたもこれに従ったものにするのが望ましい。すなわち、例えば走査電極の給電端から最も遠い部分でのαgdをαgd(F)とした場合、走査電極の給電端から最も遠い部分と近い部分の間で、αgd(F)よりも大きなαgdの値を有する位置が存在するようにするのが望ましい。これは、図26Eのように、走査電極が片側給電で、共通電極がそれとは逆側のみで電位が固定されている場合についても同様で

ある。

5

10

15

20

(他の駆動波形による駆動方法例)

先に図6Aおよび図6B、図7Aおよび図7B、あるいは図15において、本発明の駆動方法における電圧波形の例を示したが、これら以外にも、例えば図28A、図28Bや図29A、図29Bのような駆動波形を用いることも可能である。

図28Aおよび図28Bは、図3または図11の構成の回路を駆動する場合の駆動波形である。図15においては、保持期間における共通電極電位はVcoffというただ1種類の値であったが、図28Aおよび図28Bの駆動波形においては、保持期間における共通電極電位が必ずしも1種類ではなく、Vc(+)およびVc(-)という2種類の値になっている点に特徴がある。

いま、図3の回路構成の場合を考えると、例えば走査電極G1が選択されて画素電極に負極性の信号が充電されるとき(図28Aの奇数フレームの場合)には、蓄積容量を介して接続される共通電極C1の電位は Vc(一)であるが、以後の保持期間においてはVc(+)となっている。また、走査電極G1が選択されて画素電極に正極性の信号が充電されるとき(図28Bの偶数フレームの場合)には、逆に共通電極C1の電位はVc(+)であるが、以後の保持期間においてはVc(-)となっている。他の走査電極、例えばG0、G2などについても同様である。

この場合、背景技術の(式11)に関して述べたのと同様に電荷保存 則を考えると、(式42)のようになる。

$$Cgd (Vsig (-) - Vgon) + Cst (Vsig (-) - Vc (-)) + Clc (Vsig (-) - Vf)$$

25 =
$$Cgd (Vdo (-) - Vgoff) + Cst (Vdo (-)$$

- $Vc (+)) + Clc (Vdo (-) - Vf)$

$$Cgd (Vsig (+) - Vgon) + Cst (Vsig (+) - Vc (+)) + Clc (Vsig (+) - Vf)$$

$$= Cgd (Vdo (+) - Vgoff) + Cst (Vdo (+) - Vc (-)) + Clc (Vdo (+) - Vf)$$

5 … (式42)

これは、(式 1 1) の 2 式において、右辺第 2 項(C s t が含まれている項)のV c o f f e V c (-) あるいはV c (+) に変えたものに他ならない。すると、(式 1 3) の代わりに、以下の(式 4 3) のように置けば、(式 1 2) はそのままの形で成立する。

10
$$\Delta V g o n = V g o n - V g o f f$$

 $\Delta V c (+) = V c (+) - V c (-)$
 $\Delta V c (-) = V c (-) - V c (+)$

… (式43)

すなわち、 $\Delta V c$ (+) および $\Delta V c$ (-) を(式43)のように読み 替えれば、以降の議論((従来例の問題点の分析)、(本発明の原理説明 1:輝度傾斜・フリッカ低減の原理)、(本発明の原理2: β および γ の 最適分布)、(原理に関する補足事項1: $V c p \& \Delta c c$ について)、(原 理に関する補足事項2:走査電極を共通電極の給電方法について)、(原 理に関する補足事項3:他の回路構成)などにおいて述べてきた原理的 20 なこと)はすべて適用できる。

なお、(式43)の表式は(式13)とは異なるが、 ΔVc (+)あるいは ΔVc (一)は、蓄積容量が接続される先の共通電極の、画素が充電される瞬間における電位(この場合Vc(+)またはVc(一))の、保持状態における電位(この場合Vc of f)を基準としてみたときの値であることには変わりない。

なお、図11を用いる場合についても、Cst(蓄積容量)→Clc、

10

15

 $C \mid c \rightarrow C \mid s \mid t$ 、 $\alpha \mid s \mid t \rightarrow \alpha \mid c$ と置き換えれば全く同様のことがいえる。

図29Aおよび図29Bは、図5または図13の構成の回路を駆動する場合の駆動波形である。これは図6Aおよび図6Bと比較されるものであるが、この場合もやはり、保持期間における共通電極電位が必ずしも1種類ではなく、Vc(+)およびVc(-)という2種類の値になっている点に特徴がある。

いま、図5の回路構成において、例えば走査電極G1が選択されて、映像信号電極S1に属する画素電極には正極性の、映像信号電極S2に属する画素電極には負極性の信号が充電されるとき(図29Aの奇数フレームの場合)を考える。このときには、蓄積容量を介して接続される共通電極C0およびC1の電位はそれぞれVc(+)およびVc(-)であるが、保持期間においてはそれぞれVc(-)およびVc(+)となる。また、走査電極G1が選択されて、映像信号電極S1に属する画素電極には負極性の、映像信号電極S2に属する画素電極には正極性の信号が充電されるとき(図29Bの偶数フレームの場合)は逆に、共通電極C0およびC1の電位はそれぞれVc(-)およびVc(+)であるが、保持期間においてはそれぞれVc(+)およびVc(-)となる。他の走査電極、例えばG0、G2などについても同様である。

すなわち、どの画素電極に関しても、正極性の信号が充電されるときには、蓄積容量の接続先の共通電極電位は必ず V c (+)で、保持期間には V c (-)となる。そして、負極性の信号が充電されるときには、蓄積容量の接続先の共通電極電位は必ず V c (-)で、保持期間には V c (+)となる。よって、やはり(式42)と同様の電荷保存則の式が c (+)となる。よって、やはり(式42)と同様の電荷保存則の式が 成り立ち、 Δ V c (+) および Δ V c (-)を(式43)のように読み替えるだけで、(従来例の問題点の分析)、(本発明の原理説明1:輝度傾

10

斜・フリッカ低減の原理)、(本発明の原理 $2:\beta$ および γ の最適分布)、(原理に関する補足事項 $1:Vcp \& \Delta cc$ について)、(原理に関する補足事項 2: 走査電極と共通電極の給電方法について)、(原理に関する補足事項 3: 他の回路構成)などにおいて述べてきたことはすべて適用できる。

なお、図6Aおよび図6B、図7Aおよび図7B、あるいは図15の 駆動方法を用いる場合には、共通電極電位制御回路の電位レベルは3つ 必要であったが、本実施形態の場合には、電位レベルは2つだけで済む。 よって、図6Aおよび図6B、図7Aおよび図7B、あるいは図15の 駆動方法に比べて、共通電極電位制御回路の構成を簡単にすることができ、コストを削減することができるという効果がある。

(pチャネル型TFTで構成した場合)

今までは、スイッチング素子としてηチャネル型(ゲート電位が閾値電圧より大きいときにON、小さいときにOFFとなる)の薄膜トランジスタを想定して説明してきた。しかし、pチャネル型のTFT(ゲート電位が閾値電圧より大きいときにOFF、小さいときにONとなる)の薄膜トランジスタの場合であっても全く同様に考えられ、(従来例の問題点の分析)、(本発明の原理説明1:輝度傾斜・フリッカ低減の原理)、(本発明の原理2:βおよびγの最適分布)、(原理に関する補足事項2:走査電極と共通電極の給電方法について)、(原理に関する補足事項3:他の回路構成)などにおいて述べてきたことはすべて適用できる。なぜならば、基本となる(式11)(あるいは、(式42))の電荷保存の関係式はηチャネル型であろうとpチャネル型であろうと成立するからである。

25 ただ注意しなければならないのは、pチャネル型薄膜トランジスタの 場合、一般に、VgonとVgoffの上下関係が入れ替わることであ る。よって、図18に対応する再充電電圧の大小関係図を描くと図30 のようになり、従って、(式16)に対応する再充電電圧の大小関係は(式44)のようになる。

$$| \Delta V b (O, +) | < | \Delta V b (E, +) |$$

$$| \Delta V b (O, -) | < | \Delta V b (E, -) |$$

$$| \Delta V b (O, +) | - | \Delta V b (O, -) |$$

$$< | \Delta V b (E, +) | - | \Delta V b (E, -) |$$

…(式44)

なお、pチャネル型の薄膜トランジスタの場合、突き抜け電圧が正にな 10 り、従って再充電電圧は負となるので、絶対値記号をつけてある。絶対 値記号をはずせば(式45)のようになる。

$$\Delta V b (O, +) > \Delta V b (E, +)$$

$$\Delta V b (O, -) > \Delta V b (E, -)$$

$$\Delta V b (O, +) - \Delta V b (O, -)$$

$$> \Delta V b (E, +) - \Delta V b (E, -)$$

… (式45)

(式45)を(式16)と比較すると、第3式の関係は同じであるが、 第1式と第2式においては不等号の向きが逆になる。すると、(式21) はそのまま成り立つが、(式20)の場合は不等号の向きが逆となる。

この場合の輝度傾斜およびフリッカをなくす条件について考える。まず、輝度傾斜をなくすための条件としては、(式28)と(式45)の第3式から、(式29)と全く同じ関係式が導かれる。また、フリッカをなくすための条件としては、(式30)の右辺は(式45)の第1式、第2式により負となるが、ΔVgonも負であるため、やはり(式31)と全く同じ関係式が得られる。すなわち、薄膜トランジスタがηチャネル型かりチャネル型かに関わらず、輝度傾斜およびフリッカをなくすため

の条件は全く同じ表式となり、本発明の構成はすべて適用できることに なる。

(複数行の同時走査を行なう構成の場合)

液晶を駆動するときに、1つの画素に1フレーム(表示期間)内で2回以上の充電を行うことがある。例えば1フレーム内で映像信号の書き込みを行った後に、黒表示をするための映像信号の書き込みを行い、動画に対するぼけを改善することがある(一般に、映像信号を書き込んでから1フレームの50~99%の時間が経過した後に、黒表示のための映像信号を書き込むことが多い)。あるいは、特にOCB(Optically Compensated Bend)モードの液晶(ベンドネマティックLCDとも言う)を用いる場合などで、逆転移防止のために、同様に黒表示のための映像信号を書き込むことがある。あるいは、画素の充電を行う1H~2H(1Hは水平周期)前に予備充電を行うために映像信号を書き込むこともある。

15 これらの場合、複数の行に同時に映像信号を書き込む(すなわち、複数の行の走査電極の電位を同時にVgonにする)ケースが発生する。例えば、黒表示をおこなうときに複数の行に同時に黒信号を書き込んだり、あるいは予備充電を他の画素の本充電と同時に行ったりする場合がそれである。

20 以上のような場合も、同時にVgonにするそれぞれの走査電極に対して、蓄積容量を介して接続される先の共通電極(例えば図3において、G1に対してC1、G2に対してC2)の電位を、書き込まれる映像信号の極性に応じて変動させてやれば、それぞれの書き込み(充電)に対して信号振幅の増大効果を得ることができ、矛盾のない駆動を行うことができる。

(駆動回路のコストに関する補足)

10

25

ところで、本発明の場合、走査信号駆動回路と共通電極電位制御回路を備え付けなければならない(共通電極電位を一定に保っておく一般的な駆動方法の場合、共通電極電位制御回路は不要)ので、コストが高くなるのではないかとの懸念があり得る。しかし、マスクレイアウト設計の段階で、これらの駆動回路と画素スイッチング素子を同じレイアウト上に設計しておけば、実際に製造する段階で別段余分の工程が増えるわけではなく、コストが上がることはない。なお、このようにして走査電極駆動回路と共通電極電位制御回路をスイッチング素子と同じ基板内に作り込むためには、多結晶Si、単結晶Si、あるいはSOI(シリコン・オン・インシュレータ)型の薄膜トランジスタ(あるいはMOSFET)を使うのが望ましい。なぜならば、これらの半導体基板を用いる場合には、pチャネル型とnチャネル型の薄膜トランジスタのいずれであっても製造できるので、駆動回路設計の自由度が高くなるからである。(電流駆動型素子の場合)

なお、液晶が印加電圧によって光学的状態を制御するものである(電圧駆動)のに対し、自発光型のダイオード、レーザー、エレクトロルミネッセンス材料などは、一般に電流によって光学的状態を制御している(電流駆動)。しかし、例えば図31のように、画素TFTで別の補助TFT25(補助スイッチング素子とも呼ぶ)のゲート電位を制御し、そ20 れにより有機エレクトロルミネセンス素子24への流入電流を制御するという画素構成にすれば、アクティブマトリクス型の駆動が可能である。

この場合も、破線で囲んだ部分をひとまとめにすれば、あたかも電圧制御で光学的状態が制御される表示媒質であるかのように見なすことができる。従って、本発明の構成を適用することができる。なお、この場合、補助TFT25のゲート・ソース間容量とゲート・ドレイン間容量の和をC1cと見なせばよい。

10

15

なお、この様な素子の場合、補助TFT25のゲートに必ずしも正負両極性の電圧印加をする(すなわち交流駆動する)必要はない。しかし、仮に直流駆動であっても、ゲート電位(図31のVg(n)で示した部分の電位)が立ち下がるときに、再充電電圧の表示領域内分布により電位Vdに表示領域内分布が生じ、輝度傾斜が発生する。これは、例えば(式17)の4つの式のうち、例えば第1式と第3式(あるいは第2式と第4式でもよい)を比較したときに、 Δ V b(O,+)と Δ V b(E,+)に差が発生することにより、V d o(O,+)とV d o(E,+)の値が異なるからであると言うことができる。そこで、V d o(O,+)とV d o(E,+)とV d o(E,+)の差が縮まるように、 α s t あるいは α g d に表示領域内で分布を与えてやれば、輝度傾斜を解消することができる。

以上で述べてきたように、輝度傾斜改善効果は $\gamma=\alpha$ s t Vc p/2が表示領域内で一定値であれば得られない。逆に言えば、 γ の値が表示領域内で一定でないようにすることにより、初めて輝度傾斜改善効果が得られる。この γ というのは(式 1 2)ないし(式 1 4)の説明からもわかるように、共通電極から画素電極に重畳される容量結合電圧の、映像信号の極性が正の場合と負の場合での差(言い換えれば、表示媒質に正極性の電圧が印加されるときと、

20 負極性の電圧が印加されるときとで、容量結合電圧の表示領域内での分 布が異なることにより、輝度傾斜改善効果が得られるともいえる。

なお、画素電極に重畳される容量結合電圧は、必ずしも共通電極から である必要はない。しかし、走査電極に同期させて電位を自由に調整す るためには、共通電極を用いるのが望ましい。

25 なお、本発明において画面内で値を変化させたりする方法は、基本的 には、意図的にそのようなレイアウトにすることにより(すなわち、設

20

計マスク図面を意図的にそのようにすることにより)実現するものである。しかし、設計マスク図面を従来例のように(すなわち、画素Pと画素Qのレイアウトに差を与えず、かつ画面内で均一に)作成しても、例えば、製造時のマスク合わせを意図的にずらすことによっても本発明の効果は得られる。

なお、容量値を変化させるときには、2つの導電層(または半導体層)が絶縁層を挟み込むことによって形成される容量において、2つの導電層のオーバーラップする面積を変化させることにより行うのが最も容易である。しかし、2つの導電層(または半導体層)が平面的にオーバーラップしないが近接していることにより生じる容量を利用し、レイアウト上での2つの導電層の間のギャップを変えることによって容量を変えるという方法ももちろん可能である。さらには、絶縁層の厚みを変えたり、場合によっては誘電率を変えることによって容量を変えるということも全く不可能というわけではない。

15 なお、以上では、再充電電圧の面内分布を補正するという主旨で説明 してきたが、製造プロセス上の誤差(合わせ、抜き、残し等の寸法のず れや不均一性)によって生じるフリッカや輝度傾斜も本発明と同様の方 法で補正できるのは言うまでもない。

なお、走査信号駆動回路から画面端部までの配線部の距離が各行毎に 異なっていることによる各行毎の再充電電圧の発生ムラ、あるいは特に 図2の構成の場合などで、対向電極の上端や下端で電位固定しているために生じる中央部と上下とでの再充電電圧差などを補正するために、各 行毎にαs tやαgdを変えてもよい。

なお、走査信号駆動回路は上から給電するとしたが、別に下から給電 25 してもかまわないし、上下両側から給電してもかまわない。また、1列 おきに交互に上下から給電してももちろんかまわない。

15

なお、以上では走査信号は左(または右)から、映像信号は上(または下)から給電するとして説明したが、別に走査信号を上(または下)から、映像信号を左(または右)から給電するような表示装置であっても本発明は採用できる。

5 なお、上記の実施形態では、表示装置について述べたが、これは、走 査信号駆動回路および映像信号駆動回路を含んだ全体を指す。これに対 して、駆動回路を含まずに、アレイ基板、対向基板、および液晶を最低 限含んだ構成からなる部分を特に「表示素子」と呼ぶ。本発明の効果は、 表示装置および表示素子のいずれに対しても得られる。

なお、液晶としては、上述のTN液晶やIPS液晶以外でもよい。応答速度が比較的速くかつ高コントラストが得られるVA(垂直配向)液晶を用いてもよいし、MVA(マルチドメインVA)液晶であっても良いし、他の液晶であってもよい。例えば、TN(ツイステッド・ネマチック)液晶、STN(スーパー・ツイステッド・ネマチック)液晶、VA液晶(垂直配向液晶、またはホメオトロピック液晶)やホモジニアス配向液晶等を含むECB(電界制御複屈折)型液晶、ベント液晶、IPS(面内スイッチング)液晶、GH(ゲスト・ホスト)液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶、OCB液晶、ディスコテック液晶、およびその他のさまざまなモードが使用しうる。液晶としては、

20 ノーマリホワイト型(印加電圧の増加とともに透過率が小さくなる)であってもノーマリブラック型(印加電圧の増加とともに透過率が大きくなる)であってもよい。また、液晶以外でも印加電圧によって光学的特性が変化する材料であれば用いることができる。例えばBSO(ビスマス・シリコン・オキサイド)等の電気光学結晶が挙げられる。さらには、

25 エレクトロクロミック材料や、自発光型のダイオード、レーザー、エレクトロルミネッセンス材料などであってもよい。あるいは、DMD

10

15

20

25

(Deformable Mirror Device) などでもよい。ただ、液晶が最も安価であり、これを使用するのが望ましい。

なお、上記の実施形態では、直視型の液晶ディスプレイパネルを中心 に述べてきたが、液晶プロジェクタなどに用いられる液晶素子(多結晶 Si型、単結晶Si型、あるいはSOI(シリコン・オン・インシュレ ータ)型なども含む)などにも当然応用することができる。

なお、第1~第3の実施形態では、TN型構造(より一般には、画素電極と対向電極が液晶層を挟んで平行平板容量を形成する構造)の表示装置について、第4~第6の実施形態では、IPS型構造(より一般には、共通電極が画素電極と同一基板に形成されていて、基板に平行な電界により液晶を動作させる構造)の表示装置について説明した。

しかし、第1~第3の実施形態、すなわち図14の単位画素回路構成をIPS型の構成で実施しても良い。例えば、基板上に共通電極(電位 Vc(n))と対向電極(電位 Vf)を別々に作成すればよい(対向電極 は行毎、あるいは列毎に分離されてもよい)。

また、逆に、第4~第6の実施形態、すなわち図8の単位画素回路構成をTN型の構成で実施しても良い。この場合、対向側の基板に形成された対向電極が共通電極の役目を果たす。一般的に、対向電極は表示領域全面にわたって共通の1枚の電極であるので、全画面が走査される間常に電位がVc (+) またはVc (-) のいずれかをとるようにしなければならないが、本発明の効果が得られることには変わりない。この場合、Vc of f はこれらの平均値、すなわち [Vc (+) +Vc (-)] /2であると考えればよい(但し、この場合、(式19)によれば ΔVc c=0となるので、(原理に関する補足事項1:Vc pと Δc c c について)で述べた経時安定性改善の効果は期待できない)。

もちろん、TN型の構成で対向電極を1行毎に絶縁分離してやれば各

行の対向電極電位を個別に設定することが可能となり、第4~第6の実施形態を全くそのまま実現できる。

なお、本発明で取り上げた駆動方法の変形として、例えば図8や図14の単位画素回路構成において、共通電極あるいは対向電極をすべて同5 じ電位に保ったまま変動させるという駆動方法がある(シンクロゲート駆動方法)。例えば、図14において、映像信号電極から与える映像信号が正極性の場合には、対向電極電位Vfおよび共通電極電位Vc(n)をすべてある第1の電位として、負極性の場合には別のある第2の電位とするというものである。この場合、図14のCstとClcの接続先10 (すなわちVc(n)およびVf)は結局同じ電位であるので、CstとClcは単なる並列容量と見なすことができ、Cst+Clcは、図8のClcに等価であると見なすことができる(図8のCstは0となることもありうる)。

さらに、上記第1の電位をVc(+)、第2の電位をVc(-)とみな し、Vcoffはこれらの平均値、すなわち [Vc(+)+Vc(-)] /2であると考えればよい(但し、この場合(式19)によれば $\Delta Vcc=0$ となるので、(原理に関する補足事項1:Vcpと Δcc について)で述べた経時安定性改善の効果は期待できない)。

10

20

25

請求の範囲

1. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極と前記共通電極との間に形成された蓄積容量を有する表示装置であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をCstで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 α gd=Cgd/Ctot, α st=Cst/Ctot … (式1) で表される α gdおよび α stをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする表示装置。

- 2. 前記表示装置は、表示周期に応じて、映像信号電極に極性の異なる2種類の映像信号を印加する映像信号駆動回路を備えることを特徴とする請求項1記載の表示装置。
 - 3. 前記表示装置は、複数の共通電極に電圧信号を印加する共通電極電位制御回路と、複数の走査電極に電圧信号を印加する走査信号駆動回路とを備え、前記共通電極電位制御回路は少なくとも2値の出力電位レベルを有し、前記走査信号駆動回路は少なくとも2値の出力電位レベルを有することを特徴とする請求項2記載の表示装置。
 - 4. ある走査電極が選択されるときには、前記走査電極の電位は第1の電位レベルVgonとなり、前記走査電極が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の

15

20

他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、 映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前 記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\gamma = \alpha$ s t V c p $\angle 2$ … (式 2) (ここで、V c p $= \Delta$ V c (+) $-\Delta$ V c (-) … (式 3))

- 10 で表されるγを、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さくしたことを特徴とする請求項3記載の表示装置。
 - 5. 前記 γ の、画面内で給電端から近い部分での値を γ (O)、前記画面内で給電端から遠い部分での値を γ (E)、距離的にそれらの中間にあたる部分での値を γ (M)とした場合、前記 γ (M)は γ (O)+ γ (E)] γ (2よりも小さいことを特徴とする請求項4記載の表示装置。
 - 6. 前記Vcpは負の値をとることを特徴とする請求項4記載の表示装置。
 - 7. ある走査電極が選択されるときには、前記走査電極の電位は第 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間 中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

25 前記共通電極の第1の電位レベルV c (+)の、以後の保持期間における電位に対する差をΔV c (+)で表し、前記共通電極の第2の電位

レベルV c (-) の、以後の保持期間における電位に対する差を Δ V c (-) で表した場合、

 $\beta = \alpha g d + \alpha s t (\Delta V c c / \Delta V g o n)$... (式4)

(ここで、 Δ V g o n = V g o n - V g o f f、 Δ V c c = [Δ V c f + Δ V c (-)] / 2 … (式 5))

で表されるβを、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで大きくしたことを特徴とする請求項3記載の表示装置。

- 8. 前記 β の、画面内で給電端から近い部分での値を β (O)、前記画面内で給電端から遠い部分での値を β (E)、距離的にそれらの中間に あたる部分での値を β (M)とするとき、 β (M)は $[\beta$ (O)+ β (E)] / 2よりも大きいことを特徴とする請求項 γ 記載の表示装置。
 - 9. 前記 Δ V c c は負であることを特徴とする請求項 7 記載の表示装置。
- 10. ある走査電極が選択されるときには、前記走査電極の電位は第 15 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間 中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc(+)の、以後の保持期間における電位に対する差を Δ Vc(+)で表し、前記共通電極の第2の電位レベルVc(-)の、以後の保持期間における電位に対する差を Δ Vc(-)で表した場合、

25 $\gamma = \alpha$ s t V c p / 2 … (式 2) (ここで、V c p = Δ V c (+) $-\Delta$ V c (-) … (式 3))

25



で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さく、かつ

 $\beta = \alpha g d + \alpha s t (\Delta V c c / \Delta V g o n) \cdots (34)$

(ここで、 Δ Vgon=Vgon-Vgoff、 Δ Vcc=[Δ Vc(+)+ Δ Vc(-)]/2 … (式5))

で表されるβを、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで大きくしたことを特徴とする請求項3記載の表示装置。

11. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極といずれかの前記共通電極との間に形成された蓄積容量を有し、ある1つの前記走査電極に属する複数の画素の前記画素電極に接続される前記蓄積容量の他方の接続先の前記共通電極は複数ある表示装置であって、

15 前記画素電極と前記走査電極との間の走査電極ー画素電極間容量を C g d で表し、前記画素電極と前記共通電極との間の共通電極ー画素電極 間容量を C s t で表し、前記画素電極に電気的に接続される全容量の総 和を C t o t で表した場合、

αgd=Cgd/Ctot, αst=Cst/Ctot … (式1)

20 で表されるαgdおよびαstをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする表示装置。

- 12. 前記表示装置は、複数の映像信号電極に極性の異なる2種類の映像信号を同時に印加し、かつ、各々の前記映像信号電極についてみたときに、表示周期に応じて極性の異なる2種類の映像信号を印加する映像信号駆動回路を備えることを特徴とする請求項11記載の表示装置。
- 13. 前記表示装置は、ある1つの走査電極に属する複数の画素のう

10

20

ち、第1の極性の映像信号を印加する映像信号電極に属する画素の画素 電極に接続される蓄積容量の他方の接続先の第1の共通電極と、前記第 1の共通電極とは異なり、第2の極性の前記映像信号を印加する前記映 像信号電極に属する前記画素の前記画素電極に接続される前記蓄積容量 の他方の接続先の第2の共通電極とを備えたことを特徴とする請求項1 2記載の表示装置。

- 14. 前記表示装置は、複数の共通電極に電圧信号を印加する共通電極電位制御回路と、複数の走査電極に電圧信号を印加する走査信号駆動回路とを備え、前記共通電極電位制御回路は少なくとも2値の出力電位レベルを有し、前記走査信号駆動回路は少なくとも2値の出力電位レベルを有することを特徴とする請求項13記載の表示装置。
- 15. ある走査電極が選択されるときには、前記走査電極の電位は第 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間 中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、
- 15 前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極のうち、


前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映 像信号の極性が負の場合には第2の電位レベルVc(-)となり、

25 前記共通電極の第1の電位レベルV c (+)の、以後の保持期間における電位に対する差をΔV c (+)で表し、前記共通電極の第2の電位

20

25



 $\gamma = \alpha$ s t V c p $\angle 2$ … (式 2) (ここで、V c p $= \Delta V$ c (+) $-\Delta V$ c (-) … (式 3))

- 5 で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さくしたことを特徴とする請求項14記載の表示装置。16. 前記 γ の、画面内で給電端から近い部分での値を γ (O)、前記画面内で給電端から遠い部分での値を γ (E)、距離的にそれらの中間にあたる部分での値を γ (M)とするとき、 γ (M)は $[\gamma$ (O)+ γ (E)]
- 10 / 2よりも小さいことを特徴とする請求項15記載の表示装置。
 - 17. 前記Vcpは負であることを特徴とする請求項15記載の表示 装置。
 - 18. ある走査電極が選択されるときには、前記走査電極の電位は第 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間 中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極のうち、

前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映 像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間にお

ける電位に対する差を Δ V c (+) で表し、前記共通電極の第2の電位 レベル V c (-) の、以後の保持期間における電位に対する差を Δ V c (-) で表した場合、

 $\beta = \alpha g d + \alpha s t (\Delta V c c / \Delta V g o n) \cdots (34)$

5 (ここで、 Δ Vgon=Vgon-Vgoff、 Δ Vcc=[Δ Vc(+)+ Δ Vc(-)]/2 … (式5))

で表される β を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで大きくしたことを特徴とする請求項 1 4 記載の表示装置。

- 19. 前記 β の、画面内で給電端から近い部分での値を β (O)、前記 β 0 画面内で給電端から遠い部分での値を β (E)、距離的にそれらの中間に
- あたる部分での値を β (M) とするとき、 β (M) は [β (O) + β (E)] / 2よりも大きいことを特徴とする請求項18記載の表示装置。
 - 20. 前記 Δ V c c は負であることを特徴とする請求項 18 記載の表示装置。
- 15 21. ある走査電極が選択されるときには、前記走査電極の電位は第 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間 中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極のうち、

20 前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、

25 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第1の電位レベルVc (+)となり、前記映

像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\gamma = \alpha$ s t V c p / 2 … (式 2) (ここで、V c p = Δ V c (+) $-\Delta$ V c (-) … (式 3))

で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さく、かつ、

 $\beta = \alpha \, \mathrm{g} \, \mathrm{d} + \alpha \, \mathrm{s} \, \mathrm{t} \, (\Delta \, \mathrm{Vcc} / \Delta \, \mathrm{Vgon}) \quad \cdots \, (式4)$ (ここで、 $\Delta \, \mathrm{Vgon} = \mathrm{Vgon} - \mathrm{Vgof} \, \mathrm{f} \,$ 、 $\Delta \, \mathrm{Vcc} = [\Delta \, \mathrm{Vc} \, (+) + \Delta \, \mathrm{Vc} \, (-)] / 2 \quad \cdots \, (式5))$

で表されるβを、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで大きくしたことを特徴とする請求項14記載の表示装置。

15 22. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有する表20 示装置であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をClcで表し、

前記画素電極に電気的に接続される全容量の総和をCtotで表した場 25 合、

 $\alpha gd = Cgd/Ctot$, $\alpha 1c = C1c/Ctot$... (式6)

10

20

で表される α g d および α l c をともに、画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする表示装置。

- 23. 前記表示装置は、表示周期に応じて、映像信号電極に極性の異なる2種類の映像信号を印加する映像信号駆動回路を備えることを特徴とする請求項22記載の表示装置。
- 24. 前記表示装置は、複数の共通電極に電圧信号を印加する共通電極電位制御回路と、複数の走査電極に電圧信号を印加する走査信号駆動回路とを備え、前記共通電極電位制御回路は少なくとも2値の出力電位レベルを有し、前記走査信号駆動回路は少なくとも2値の出力電位レベルを有することを特徴とする請求項23記載の表示装置。
- 25. ある走査電極が選択されるときには、前記走査電極の電位は第 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間 中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 15 する共通電極の電位は、前記走査電極が選択されるときには、映像信号 の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信 号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc(+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc(-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\gamma = \alpha \ 1 \ c \ V \ c \ p / 2 \cdots (式 7)$

(ここで、 $Vcp = \Delta Vc$ (+) $-\Delta Vc$ (-) … (式8))

で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠 25 い部分のほうで小さくしたことを特徴とする請求項24記載の表示装置。 26. 前記 γ の、画面内で給電端から近い部分での値を γ (O)、前記

画面内で給電端から遠い部分での値を γ (E)、距離的にそれらの中間にあたる部分での値を γ (M)とするとき、 γ (M)は [γ (O) + γ (E)] γ (2よりも小さいことを特徴とする請求項25記載の表示装置。

- 27. 前記Vcpは負であることを特徴とする請求項25記載の表示 5 装置。
 - 28. ある走査電極が選択されるときには、前記走査電極の電位は第 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間 中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 10 する共通電極の電位は、前記走査電極が選択されるときには、映像信号 の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信 号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\beta = \alpha \text{ gd} + \alpha \text{ lc} (\Delta \text{Vcc}/\Delta \text{Vgon})$ … (式9) (ここで、 $\Delta \text{Vgon} = \text{Vgon} - \text{Vgoff}$ 、 $\Delta \text{Vcc} = [\Delta \text{Vc}$ (+) + ΔVc (-)] / 2 … (式10))

- - 30. 前記 ΔVccは負であることを特徴とする請求項28記載の表

示装置。

31. ある走査電極が選択されるときには、前記走査電極の電位は第 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間 中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

5 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極の電位は、前記走査電極が選択されるときには、映像信号 の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信 号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間にお 10 ける電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位 レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\gamma = \alpha \ 1 \ c \ V \ c \ p / 2 \quad \cdots \quad (\vec{3} \ 7)$

(ここで、 $Vcp = \Delta Vc(+) - \Delta Vc(-)$ … (式8))

15 で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さく、かつ、

 $\beta = \alpha g d + \alpha l c (\Delta V c c / \Delta V g o n)$... (式9)

(ここで、 Δ Vgon=Vgon-Vgoff、 Δ Vcc=[Δ Vc(+)+ Δ Vc(-)]/2 … (式10))

20 で表される β を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで大きくしたことを特徴とする請求項 2 4 記載の表示装置。 3 2. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒 25 質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有し、あ

る1つの前記走査電極に属する複数の画素の前記画素電極と前記表示媒質を介して対向する前記共通電極は複数ある表示装置であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をClcで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 α gd=Cgd/Ctot、 α lc=Clc/Ctot … (式6)で表される α gdおよび α lcをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする表示装置。

- 10 33. 前記表示装置は、複数の映像信号電極に極性の異なる2種類の 映像信号を同時に印加し、かつ、各々の前記映像信号電極についてみた ときに、表示周期に応じて極性の異なる2種類の映像信号を印加する映 像信号駆動回路を備えることを特徴とする請求項32記載の表示装置。
- 34. 前記表示装置は、ある1つの走査電極に属する複数の画素のうち、第1の極性の映像信号を印加する映像信号電極に属する画素の画素電極と表示媒質を介して対向する第1の共通電極と、前記第1の共通電極とは異なり、第2の極性の前記映像信号を印加する前記映像信号電極に属する前記画素の前記画素電極と前記表示媒質を介して対向する第2の共通電極とを備えたことを特徴とする請求項33記載の表示装置。
- 20 35. 前記表示装置は、複数の共通電極に電圧信号を印加する共通電極電位制御回路と、複数の走査電極に電圧信号を印加する走査信号駆動回路とを備え、前記共通電極電位制御回路は少なくとも2値の出力電位レベルを有し、前記走査信号駆動回路は少なくとも2値の出力電位レベルを有することを特徴とする請求項34記載の表示装置。
- 25 36. ある走査電極が選択されるときには、前記走査電極の電位は第 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間

10

15

中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極のうち、

前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映 像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\gamma = \alpha 1 \text{ c V c p }/2 \cdots \text{ (} \text{\it d} \text{\it 7}\text{\it)}$

(ここで、 $Vcp = \Delta Vc (+) - \Delta Vc (-)$ … (式8))

で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さくしたことを特徴とする請求項 3 5 記載の表示装置。

- 20 37. 前記 γ の、画面内で給電端から近い部分での値を γ (O)、前記画面内で給電端から遠い部分での値を γ (E)、距離的にそれらの中間にあたる部分での値を γ (M)とするとき、 γ (M)は $[\gamma$ (O)+ γ (E)] γ (2よりも小さいことを特徴とする請求項36記載の表示装置。
- 38. 前記 V c p は負であることを特徴とする請求項36記載の表示 25 装置。
 - 39. ある走査電極が選択されるときには、前記走査電極の電位は第

1の電位レベルVgonとなり、前記走査電極が選択されない保持期間中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向する共通電極のうち、

5 前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、

10 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の極性が負の場合には第2の電位レベルVc(-)となり、

前記共通電極の第1の電位レベルVc (+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc (-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

15

 $\beta = \alpha g d + \alpha l c (\Delta V c c / \Delta V g o n)$ … (式9) (ここで、 $\Delta V g o n = V g o n - V g o f f$ 、 $\Delta V c c = [\Delta V c (+) + \Delta V c (-)] / 2$ … (式10))

- 20 で表される β を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで大きくしたことを特徴とする請求項35記載の表示装置。40. 前記 β の、画面内で給電端から近い部分での値を β (O)、前記画面内で給電端から遠い部分での値を β (E)、距離的にそれらの中間にあたる部分での値を β (M)とするとき、 β (M)は β (O)+ β (E)] β (2よりも大きいことを特徴とする請求項39記載の表示装置。
 - 41. 前記 ΔV c c は負であることを特徴とする請求項39記載の表



示装置。

42. ある走査電極が選択されるときには、前記走査電極の電位は第 1の電位レベルVgonとなり、前記走査電極が選択されない保持期間 中は、前記走査電極の電位は概略第2の電位レベルVgoffとなり、

5 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極のうち、

前記第1の共通電極の電位は、前記走査電極が選択されるときには、 前記第1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第1の電位レベルVc(+)となり、前記映像信号の 極性が負の場合には第2の電位レベルVc(-)となり、

前記第2の共通電極の電位は、前記走査電極が選択されるときには、 前記第2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第1の電位レベルVc(+)となり、前記映 像信号の極性が負の場合には第2の電位レベルVc(-)となり、

15 前記共通電極の第1の電位レベルVc(+)の、以後の保持期間における電位に対する差を ΔVc (+)で表し、前記共通電極の第2の電位レベルVc(-)の、以後の保持期間における電位に対する差を ΔVc (-)で表した場合、

 $\gamma = \alpha l c V c p / 2 \cdots (\vec{3})$

20 (ここで、 $Vcp=\Delta Vc(+)-\Delta Vc(-)$ … (式8)) で表される γ を、画面内で給電端から近い部分に比べて、給電端から遠い部分のほうで小さく、かつ、

 $\beta = \alpha g d + \alpha l c (\Delta V c c / \Delta V g o n) \cdots (39)$

 $(ZZT, \Delta Vgon=Vgon-Vgoff, \Delta Vcc=[\Delta Vc]$

25 (+) + Δ V c (-)] / 2 ··· (式 1 0))

で表される β を、画面内で給電端から近い部分に比べて、給電端から遠

い部分のほうで大きくしたことを特徴とする請求項35記載の表示装置。

- 43. 前記表示媒質は液晶であることを特徴とする請求項1または11記載の表示装置。
- 44. 前記画素電極と前記対向電極とが液晶層を挟んで平行平板容量 を形成する構造であることを特徴とする請求項43記載の表示装置。
 - 45. 前記表示媒質は液晶であることを特徴とする請求項22または32記載の表示装置。
 - 46. 前記共通電極は前記画素電極と同一基板に形成され、前記基板に平行な電界により前記液晶を動作させることを特徴とする請求項45記載の表示装置。
 - 47. 前記Ctotを構成する容量の少なくとも1つが、2つの導電層あるいは半導体層が絶縁層を挟み込むことによって形成される容量を含み、前記2つの導電層あるいは半導体層のオーバーラップする面積を、画面内で給電端から近い部分と遠い部分において異ならせることにより、
- 15 α s t または α l c 、および α g d を画面内で給電端から近い部分と遠い部分において異った値にしたことを特徴とする請求項 1 、1 1、2 2、または 3 2 記載の表示装置。
- 48. 請求項1または11記載の表示装置を駆動する方法であって、前記画素電極に、前記スイッチング素子を介して電位を書き込んだ後20 に、前記Cstを介した電圧であり、しかも画面内で給電端から近い部分と遠い部分において異なった値を有する電圧を重畳することを特徴とする表示装置の駆動方法。
 - 49. ある走査電極が選択されるときに、前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極に、
- 25 映像信号の極性が正の場合には第1の電位レベルVc(+)を印加し、 前記映像信号の極性が負の場合には第2の電位レベルVc(-)を印加

25

することを特徴とする請求項48記載の表示装置の駆動方法。

- 50. 請求項22または32記載の表示装置を駆動する方法であって、前記画素電極に、前記スイッチング素子を介して電位を書き込んだ後に、前記C1cを介した電圧であり、しかも画面内で給電端から近い部分と遠い部分において異なった値を有する電圧を重畳することを特徴とする表示装置の駆動方法。
- 51. ある走査電極が選択されるときに、前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向する共通電極に、映像信号の極性が正の場合には第1の電位レベルVc(+)を印加し、前記映像信号の極性が負の場合には第2の電位レベルVc(-)を印加することを特徴とする請求項50記載の表示装置の駆動方法。
- 52. 画素電極の電位によって表示媒質への印加電圧を制御し、かつ前記表示媒質に正負両極性の電圧を印加することにより表示を行う表示装置であって、
- 15 前記画素電極以外の電極から前記画素電極に容量結合電圧が重畳され、 前記表示媒質に正極性の電圧が印加される場合と負極性の電圧が印加さ れる場合とで、前記容量結合電圧の表示領域内での分布を異ならせたこ とを特徴とする表示装置。
- 53. 前記画素電極以外の電極は、共通電極であることを特徴とする 20 請求項52記載の表示装置。
 - 54. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極と前記共通電極との間に形成された蓄積容量を有する表示装置であって、

前記走査電極からの容量結合電圧と、前記共通電極からの容量結合電

圧とを画面内で分布を持たせることによりフリッカおよび輝度傾斜を同時に補正することを特徴とする表示装置。

55. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有する表示装置であって、

前記走査電極からの容量結合電圧と、前記共通電極からの容量結合電 10 圧とを画面内で分布を持たせることによりフリッカおよび輝度傾斜を同 時に補正することを特徴とする表示装置。

5 6. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、

15 前記画素電極といずれかの前記共通電極との間に形成された蓄積容量を 有する表示装置であって、

ある1つの前記走査電極に属する複数の画素の前記画素電極に接続される前記蓄積容量の他方の接続先の前記共通電極は複数あることを特徴とする表示装置。

20 57. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質を有する表示装置であって、

ある1つの前記走査電極に属する複数の画素の前記画素電極と前記表 25 示媒質を介して対向する前記共通電極は複数あることを特徴とする表示 装置。

58. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極と前記共通電極との間に形成された蓄積容量を有する表示素子であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をCstで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

- 10 $\alpha g d = C g d / C t o t$, $\alpha s t = C s t / C t o t$ … (式1) で表される $\alpha g d$ および αs t をともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする表示素子。
- 59. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極といずれかの前記共通電極との間に形成された蓄積容量を有し、ある1つの前記走査電極に属する複数の画素の前記画素電極に接続される前記蓄積容量の他方の接続先の前記共通電極は複数ある表示素子であって、
- 20 前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をCstで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

αgd=Cgd/Ctot, αst=Cst/Ctot … (式1)
25 で表されるαgdおよびαstをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする表示素子。

10

60. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有する表示素子であって、

前記画素電極と前記走査電極との間の走査電極-画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極-画素電極間容量をClcで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

 α gd=Cgd/Ctot、 α lc=Clc/Ctot … (式6) で表される α gdおよび α lcをともに、画面内で給電端から近い部分と遠い部分において異なった値にしたことを特徴とする表示素子。

61. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有し、ある1つの前記走査電極に属する複数の画素の前記画素電極と前記表示媒20 質を介して対向する前記共通電極は複数ある表示素子であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgdで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をClcで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、

25 α gd=Cgd/Ctot、 α lc=Clc/Ctot … (式6) で表される α gdおよび α lcをともに、画面内で給電端から近い部分

20

25

と遠い部分において異なった値にしたことを特徴とする表示素子。

62. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、対向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、前記画素電極と前記共通電極との間に形成された蓄積容量を有し、前記走査電極は表示領域の片側のみから給電され、前記共通電極は少なくとも前記表示領域で前記走査電極が給電されるのと反対側の辺で電位が固定された表示装置であって、

前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をC 10 g d で表し、前記画素電極と前記共通電極との間の共通電極ー画素電極 間容量をCs t で表し、前記画素電極に電気的に接続される全容量の総 和をCtotで表した場合、

 $\alpha gd = Cgd/Ctot \cdots (\vec{x}101)$

で表されるαgdの、表示領域内で前記走査電極の給電端から最も遠い 15 部分での値をαgd(F)とした場合、表示領域内で前記走査電極の給電端から最も遠い部分と最も近い部分の間で、αgdの値がαgd(F)よりも大きくなるような位置が存在することを特徴とする表示装置。

63. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、共通電極と、前記画素電極と前記共通電極との間に挿入された表示媒質と、前記表示媒質を介して前記画素電極と対向する前記共通電極および当段の前記走査電極以外の電極と前記画素電極との間に形成された蓄積容量を有し、前記走査電極は表示領域の片側のみから給電され、前記共通電極は少なくとも前記表示領域で前記走査電極が給電されるのと反対側の辺で電位が固定された表示装置であって、


前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をC


g dで表し、前記画素電極と前記共通電極との間の共通電極ー画素電極間容量をClcで表し、前記画素電極に電気的に接続される全容量の総和をCtotで表した場合、


 $\alpha g d = C g d / C t o t \cdots (\vec{x} 1 0 1)$


- 5 で表される α gdの、表示領域内で前記走査電極の給電端から最も遠い部分での値を α gd(F)とするとき、表示領域内で前記走査電極の給電端から最も遠い部分と最も近い部分の間で、 α gdの値が α gd(F)よりも大きくなるような位置が存在することを特徴とする表示装置。
 - 64. 前記画素電極に正極性の映像信号が充電された後の保持期間と、
- 10 前記画素電極に負極性の前記映像信号が充電された後の保持期間において、共通電極電位が異なることを特徴とする請求項4、7、10、15、18、21、25、28、31、36、39、または42記載の表示装置。
- 65. 前記走査信号駆動回路は、複数の行に同時に書き込みを行うこ 15 とを特徴とする請求項3、14、24、または35記載の表示装置。
 - 66. 前記表示媒質はOCBモードの液晶であることを特徴とする請求項65記載の表示装置。
 - 67. 前記走査信号駆動回路と前記共通電極電位制御回路はいずれも前記スイッチング素子と同じ基板内に作り込まれることを特徴とする請求項3、14、24、または35記載の表示装置。
 - 68. 前記表示媒質は、電流によって光学的状態を制御する媒質と補助スイッチング素子からなることを特徴とする請求項1、11、22、または32記載の表示装置。
- 69. 電流によって光学的状態を制御する前記媒質は、有機エレクト 25 ロルミネセンス媒質であることを特徴とする請求項68記載の表示装置。

THIS PAGE BLANK (USPTO)










F I G. 4



/coff

ಬ

Vcoff

 \mathfrak{S}

6/33

 \mathbf{g}


ප

පි

G

(國6) S1 82

THIS PAGE BLANK (USF.







FIG. 8

(給電端から遠い部分)

L


တ


THIS PAGE BLANK (USFE)



10/33







12/33

13/33






FIG. 14



F 1 G. 15



(給電端に近い部分)

(給電端から遠い部分)







FIG. 18

THIS PAGE BLANK





THIS PAGE BLANK (6)



F1G. 21





FIG. 22



23/33





FIG. 24


25B

F I G.

FIG. 25A



25/33








FIG. 27

THIS PAGE BLANK (USFS.











FIG. 30



F1G. 32



32/33





INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/04918

	A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G02F1/133, G02F1/1368, G09G3/36					
According t	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELD	S SEARCHED					
Int	Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G02F1/133, G02F1/1368, G09G3/36					
Jits Koka	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2001 Kokai Jitsuyo Shinan Koho 1971-2001 Jitsuyo Shinan Toroku Koho 1996-2001					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)						
C. DOCU	MENTS CONSIDERED TO BE RELEVANT	· · · · · · · · · · · · · · · · · · ·				
Category*	Citation of document, with indication, where ap	ppropriate, of the relevant passages	Relevant to claim No.			
х	JP 5-232509 A (Sanyo Electric (10 September, 1993 (10.09.93), Par. No. [0012]; Fig. 2 (Family: none)	Co., Ltd.),	1-4,14-15, 22-25,32-36, 43,44,47,48, 50,52,62,63			
Y A			9,10,20,21,30, 31,41,42,46, 54-61,65-69			
x	JP 11-38445 A (NEC Corporation), 12 February, 1999 (12.02.99), Par. No. [0033]; Fig. 2 (Family: none)		5,8,16,19,26, 29,37,40 6,7,17,18,27, 28,38,39,43, 44,47,48,50, 52,62,63			
Y			9,10,20,21,30, 31,41,42,46, 54-61,64-69			
	r documents are listed in the continuation of Box C.	See patent family annex.				
	categories of cited documents: ant defining the general state of the art which is not	"T" later document published after the inte	mational filing date or			
conside	red to be of particular relevance	priority date and not in conflict with the understand the principle or theory und	erlying the invention			
date "L" docume	document but published on or after the international filing and which may throw doubts on priority claim(s) or which is	"X" document of particular relevance; the considered novel or cannot be considered step when the document is taken alone	claimed invention cannot be red to involve an inventive			
cited to special	establish the publication date of another citation or other reason (as specified) ant referring to an oral disclosure, use, exhibition or other	"Y" document of particular relevance; the considered to involve an inventive step	claimed invention cannot be p when the document is			
means "P" docume	means					
Date of the a	ctual completion of the international search eptember, 2001 (03.09.01)	Date of mailing of the international sear 18 September, 2001	ch report (18.09.01)			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				



INTERNATIONAL SEARCH REPORT



International application No.

PCT/JP01/04918

Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
	5,8,16,19,26 29,37,40
JP 9-73101 A (Hitachi, Ltd.), 18 March, 1997 (18.03.97), Fig. 1 (Family: none)	46,56,57
JP 5-143021 A (Fujitsu Limited), 11 June, 1993 (11.06.93), Fig. 4 (Family: none)	49,51,64
,	
	18 March, 1997 (18.03.97), Fig. 1 (Family: none) JP 5-143021 A (Fujitsu Limited),





国際調査報告

国際出願番号 PCT/JP01/04918

A. 発明の劇	属する分野の分類(国際特許分類(IPC))				
Int, Cl'	G02F1/133, G02F1/1368, G09G3/36				
 B. 調査を彳					
	最小限資料(国際特許分類(IPC))				
Int, Cl	G02F1/133, G02F1/1368, G09G3/36				
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2001年 日本国登録実用新案公報 1994-2001年 日本国実用新案登録公報 1996-2001年					
		Employe Marrie 1			
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)					
C. 関連する 引用文献の	ると認められる文献	-	関連する		
カテゴリー*	引用文献名 及び一部の箇所が関連すると	さは、その関連する箇所の表示	請求の範囲の番号		
X	JP 5-232509 A (三洋 10.9月.1993(10.09.93), 段落番号 (ファミリーなし)	羊電機株式会社) 【0012】,【図 2 】	1-4, 14-15, 22-25, 32-36 43, 44, 47, 48, 50, 52, 62, 63 9, 10, 20, 21, 30, 31, 41, 42		
Y	·	•	46, 54-61, 65-69		
A			5, 8, 16, 19, 26, 29, 37, 40		
区 C欄の続き	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。		
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完了した日 03.09.01		国際調査報告の発送日 18.09.0)1		
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官(権限のある職員) 後 藤 時 男 電話番号 03-3581-1101			





国際調査報告

国際出願番号 PCT/JP01/04918

C(続き).	関連すると認められる文献		
引用文献の カテゴリー*		関連する 請求の範囲の番号	
X	JP 11-38445 A (日本電気株式会社) 12.2月.1999(12.02.99),段落番号【0033】,【図2】 (ファミリーなし)	6, 7, 17, 18, 27, 28, 38, 39 43, 44, 47, 48, 50, 52, 62, 63	
Y		9, 10, 20, 21, 30, 31, 41, 42 46, 54-61, 64-69	
Α		5, 8, 16, 19, 26, 29, 37, 40	
Y	JP 9-73101 A (株式会社日立製作所) 18.3月.1997(18.03.97),【図1】 (ファミリーなし)	46, 56, 57	
Y	JP 5-143021 A (富士通株式会社) 11.6月.1993(11.06.93),【図4】(ファミリーなし)	49, 51, 64	